蛋类礼盒包装结构的缓冲性能研究

目的研究蛋类礼盒包装结构的缓冲性能。方法以蛋类尺寸为基础,建立可发性聚乙烯(expandable polyethylene. EPE)缓冲单元结构和组合结构,进行静态仿真分析和实验验证,比较结构在形状、叠合层数、组合形式等参数变化时的载荷与位移。结果结构层数变化相同时,单元结构的极限载荷从143N增加到236 N,组合结构的极限载荷从224 N增加到476 N,均呈近线性增长。结论蛋类礼盒包装中,组合结构的承载能力优于单元结构,通过单元结构的组合,可满足不同蛋类的包装要求。     

基于滑模的运载器主动段俯仰通道姿控系统设计

与传统比例-积分-微分（PID）控制方法相比，滑模控制（SMC）方法可以比较容易地将不确定性纳入控制器设计中，从而增强系统的鲁棒性。探索了SMC技术在运载器主动段姿态控制中的工程应用，首先通过分析基于趋近律的SMC系统，提出了降低不连续切换项系数的需求，然后研究了基于干扰上界的SMC方法。三通道小偏差仿真结果验证了两种方法的控制效果，表明第2种控制器的鲁棒性更好，稳态误差小，同时发动机喷管摆角需求较小。     

一类两性分枝过程条件均值增长率的极限性质

本文主要研究随机环境中配对依赖人口数两性 Galton-Watson 分枝过程的条件均值增长率的极限性质．利用上可加函数的性质，得到配对单元平均增长率的极限性质和该过程条件均值的上界和下界．文中给出了关于过程条件均值增长率的两个序列，利用配对单元平均增长率的性质，获得了这两个序列的极限性质．随机环境中配对依赖人口数两性分枝过程比较复杂，本文的结论推广了现有的研究成果．     

Compiler compatible 5.66 Mb/mm2 8T 1R1W register file in 14 nm FinFET technology

1-read/1-write (1R1W) register file (RF) is a popular memory configuration in modern feature rich SoCs requiring significant amount of embedded memory. A memory compiler is constructed using the 8T RF bitcell spanning a range of instances from 32 b to 72 Kb. An 8T low-leakage bitcell of 0.106 μm² is used in a 14 nm FinFET technology with a 70 nm contacted gate pitch for high-density (HD) two-port (TP) RF memory compiler which achieves 5.66 Mb/mm² array density for a 72 Kb array which is the highest reported density in 14 nm FinFET technology. The density improvement is achieved by using techniques such as leaf-cell optimization (eliminating transistors), better architectural planning, top level connectivity through leaf-cell abutment and minimizing the number of unique leaf-cells. These techniques are fully compatible with memory compiler usage over the required span. Leakage power is minimized by using power-switches without degrading the density mentioned above. Self-induced supply voltage collapse technique is applied for write and a four stack static keeper is used for read Vmin improvement. Fabricated test chips using 14 nm process have demonstrated 2.33 GHz performance at 1.1 V/25 °C operation. Overall V_min of 550 mV is achieved with this design at 25 °C. The inbuilt power-switch improves leakage power by 12x in simulation. Approximately 8% die area of a leading 14 nm SoC in commercialization is occupied by these compiled RF instances.     

Small‐Sized High‐Power PIN Diode Switch with Defected Ground Structure for Wireless Broadband Internet

This letter presents a small‐sized, high‐power single‐pole double‐throw (SPDT) switch with defected ground structure (DGS) for wireless broadband Internet application. To reduce the circuit size by using a slow‐wave characteristic, the DGS is used for the quarter‐wave (°/4) transmission line of the switch. To secure a high degree of isolation, the switch with DGS is composed of shunt‐connected PIN diodes. It shows an insertion loss of 0.8 dB, an isolation of 50 dB or more, and power capability of at least 50 W at 2.3 GHz. The switch shows very similar performance to the conventional shunt‐type switch, but the circuit size is reduced by about 50% simply with the use of DGS patterns.     

SOI光电子集成

SOI（Silicon-on-Insulator)光电子集成已成为十分引人注目的研究课题，其工艺与CMOS工艺完全兼容，可以实现低成本的SOI基整片集成光电子回路。本文综述了近几年来SOI集成光电子器件的发展以及一些最新的研究进展，着重分析几种最新型光无源器件的工作原理和结构，包括SOI光波导、SOI光波导耦合器、SOI光波导开关、相位阵列波导光栅（PAWG）、基于SOI的光探测器等，并介绍了中国科学院半导体所集成光电子国家重点实验室的研究进展。     

宽带DDS跳频源设计

直接数字合成（DDS）简单可靠、控制方便，具有很高的频率分辨率，高速转换，非常适合快速跳频的要求。在对DDS基本原理进行了简要介绍和分析后，提出宽带跳频源设计方案。     

一个基于PE分层技术的电子政务网络平台

电子政务网络建设的主要目标就是建立一个开放的、基于标准的统一网络平台，并在该平台上实现政府不同部门之间的信息交换和资源共享，同时保证各部门信息的独立和安全。通过介绍电子政务网络建设中的主流技术——MPLSVPN，提出了一种基于该技术原理的PE分层技术，详细讨论了基于该分层技术的电子政务网络平台的实现过程和主要技术，并对其性能参数进行了测试与分析。     

宝浪油田宝北区块低渗透油藏层系优化研究

针对宝浪油田宝北区块低孔低渗油藏地质特征以及油层层数多、分布井段长、部分零散层动用难度大等问题 ,研究了宝北区有效厚度、油层层数、单井产能及单井控制地质储量等层系划分与组合的技术经济界限 ,并在此基础上进行了宝北区层系划分与组合优化论证 ,最终优选出宝北区开发层系     

医用激光治疗机的触摸屏控制系统设计

介绍了医用红宝石激光器触摸屏控制系统的基本结构，分析了医用红宝石激光器中主要电磁干扰（EMI）的产生机制，提出了具体的电磁兼容（EMC）技术措施并得到实验验证。