磁保持射频继电器在移动通信设备自动测试系统中的应用研究

介绍了磁保持继电器的原理和移动通信设备自动测试系统的体系结构,重点阐述了磁保持射频继电器在直放站自动测试系统中的应用方法,并提出了使用磁保持射频继电器提高自动测试系统的安全性,防止意外损坏射频程控仪器的新方案和相应的软硬件设计.该方案在实际自动测试系统中已得到成功应用。     

智能电表用磁保持继电器失效原因及机理分析

磁保持继电器是智能电表的核心部件之一,应具有高的可靠性、安全性及抗短路电流能力。本文针对智能电表用磁保持继电器的常见失效原因进行了分析。结果表明,触头表面污染引起磁保持继电器熔焊失效;复合铆钉触头开裂导致磁保持继电器熔焊失效或断开失效;在进行短路载流能力试验时,不合理的磁保持继电器结构引发爆炸;中间位置导致磁保持继电器出现断开失效。     

新型多路断送电控制器的设计

介绍一种基于C8051F022单片机的新型多路断送电控制器,详述了磁保持继电器驱动电路的工作原理,分析了集中器和多路断送电控制器之间的控制协议,并给出了控制软件设计方法。实践证明,该设备具有稳定性强,使用寿命长等特点。     

磁保持继电器空间磁干扰敏感位置的研究

开关器件的快速动作具有较高的du/dt与di/dt,使其本身成为干扰源对周围设备产生电磁干扰,文章以外加磁钢模拟磁保持继电器上方可能存在的干扰源,运用有限元分析软件建立其静态干扰模型.基于不同位置外部磁钢对衔铁组件所受力矩的影响具有极大值,将黄金分割法应用于对磁保持继电器空间磁干扰敏感位置的求解.结果表明,与衔铁组件平行的磁场方向为磁干扰敏感方向,敏感方向下存在磁干扰最大位置即敏感位置.此外,进一步确定了空间磁干扰危险区间.     

基于磁保持继电器的智能交流接触器

针对小容量智能交流接触器,提出一种全新的控制方案.采用3台分立的磁保持继电器作为智能交流接触器本体,进行三相电路的智能控制.在动态计算的基础上,将可视化技术引入智能交流接触器的设计中,形成了便捷、直观的可视化设计软件.该设计具有体积小巧、控制简单灵活等优点.     

极化磁系统副极面效应的研究

在分析极化磁系统工作气隙磁通时,采用简化等效磁路来考虑因设置副极面而导致工作气隙磁通变化的因素,用麦克斯韦电磁吸力公式来计算其闭合气隙的力与力矩,建立了考虑设置副极面磁阻变化和主极面收缩段铁芯磁阻的数学,报各参数的影响,从而论上证实设置副极面可以明显改变闭合气隙的保持力矩,并得到存在最优的主、副极面宽度比以及在较大的kR=R2/R1(工作气隙磁阻之比)时存在最优β（副极面、主极面的气隙长度之比）的结论。     

带跳闸回路监视的断路器操作回路设计与实现

断路器操作回路是断路器动作控制的重要环节,它的主要作用是对断路器发出跳、合闸脉冲,防止断路器出现“跳跃”现象,对断路器跳、合闸回路在线监视.设计合理的断路器操作回路可以有效提高断路器动作的可靠性.文中叙述了断路器操作回路的作用以及各个回路的功能,提出解决跳闸回路全监视的具体实现方法,并对于实际应用进行了讨论.     

配网三相不平衡调节的换相算法

针对低压配电网存在的三相不平衡问题,目前比较得到认可的解决方案是采用自动换相系统来实现。这种系统由智能换相终端和换相开关单元组成。在换相开关中,选用磁保持继电器与双向晶闸管并联的复合开关作为换相开关的执行机构,在投入和切除的瞬间由晶闸管承担过零投切,然后由磁保持继电器接通运行。双向晶闸管的触发一般采用硬件监测电网线电压过零点的方式,易受电网谐波影响,不能准确检测电网自然换相点,不能实现特定相位触发晶闸管。通过采用软件监测电网电压相位的方法,选用合理的换相算法来实现三相不平衡的调节,有效地防止了对负载和电网的冲击,提高了晶闸管触发的可靠性。实验结果的验证分析表明,所提出的算法在解决三相不平衡、提高电能质量方面具有可行性。     

一种基于PLC的变电站网络化防误操作闭锁系统

分析了现有闭锁装置的不足,阐述了可编程控制器(PLC)基础上的网络化微机防误闭锁系统。系统采用多台西门子S7-200进行电气量信号采集和操作闭锁执行功能,完成对现场电气设备的控制;控制主机做为系统的控制和综合判断中心,利用RS-485通信线与PLC进行通信,实现现场设备的实时监控。该系统经过在实际中的应用,完全符合电力系统的安全运行要求,满足变电站运行中防误操作闭锁的要求。     

一种适用于概率LDPC译码器的双路更新边缘存储器

针对采用传统边缘存储器结构的概率低密度奇偶校验(Low Density Parity Check,LDPC)译码器中仍存在锁存问题的现象,借鉴全并行Turbo译码器中的多路更新策略,提出了一种增强的变量节点和校验节点双路更新边缘存储器结构。利用双路更新结构引入的增强随机选择特性,可以显著降低概率迭代译码过程中的锁存现象。仿真分析表明,相比于单路更新结构,采用双路更新边缘存储器结构的概率LDPC译码器能够在误比特率接近10-4量级处获得0.4 dB左右的译码性能增益,同时也能够显著降低迭代译码周期数量,提升译码速率。