全文获取类型
收费全文 | 2854篇 |
免费 | 295篇 |
国内免费 | 669篇 |
专业分类
电工技术 | 220篇 |
综合类 | 118篇 |
化学工业 | 11篇 |
金属工艺 | 8篇 |
机械仪表 | 95篇 |
建筑科学 | 2篇 |
矿业工程 | 10篇 |
能源动力 | 3篇 |
轻工业 | 3篇 |
水利工程 | 1篇 |
石油天然气 | 4篇 |
武器工业 | 5篇 |
无线电 | 2782篇 |
一般工业技术 | 115篇 |
冶金工业 | 2篇 |
原子能技术 | 53篇 |
自动化技术 | 386篇 |
出版年
2024年 | 9篇 |
2023年 | 23篇 |
2022年 | 19篇 |
2021年 | 38篇 |
2020年 | 54篇 |
2019年 | 38篇 |
2018年 | 45篇 |
2017年 | 73篇 |
2016年 | 97篇 |
2015年 | 120篇 |
2014年 | 177篇 |
2013年 | 203篇 |
2012年 | 147篇 |
2011年 | 265篇 |
2010年 | 227篇 |
2009年 | 252篇 |
2008年 | 328篇 |
2007年 | 295篇 |
2006年 | 285篇 |
2005年 | 212篇 |
2004年 | 197篇 |
2003年 | 147篇 |
2002年 | 133篇 |
2001年 | 94篇 |
2000年 | 85篇 |
1999年 | 56篇 |
1998年 | 31篇 |
1997年 | 29篇 |
1996年 | 30篇 |
1995年 | 29篇 |
1994年 | 14篇 |
1993年 | 13篇 |
1992年 | 16篇 |
1991年 | 11篇 |
1990年 | 9篇 |
1989年 | 2篇 |
1988年 | 10篇 |
1987年 | 1篇 |
1984年 | 2篇 |
1983年 | 2篇 |
排序方式: 共有3818条查询结果,搜索用时 15 毫秒
1.
用CMOS工艺实现非接触IC卡天线的集成化设计 总被引:2,自引:0,他引:2
论述了用CMOS工艺实现非接触式IC卡天线的集成化需要考虑的各个方面,建立了集成天线的模型,给出了合理的设计方案,并通过实验验证了模型和设计方案.实验结果表明,采用片上天线完全可以提供非接触式IC卡工作所需要的能量.在频率为2 2 .5 MHz、感应强度为6×10 - 4 T的磁场中,面积为2 m m×2 mm的集成天线可以为10 kΩ的负载提供1.2 2 5 m W的能量. 相似文献
2.
3.
4.
采用0.8μm标准数字CMOS工艺(VTN0=0.836V,VTP0=0.930V),设计并流片验证了具有宽工作电压范围(3~6V),可作SOC系统动态电源管理芯片内部误差放大器应用的单电源CMOS运算放大器。该误差放大器芯核同时具有适合低电压工作,并对工艺参数变化不敏感的优点。对于相同的负载情况,在3V的工作电压下,开环电压增益AD=83.1dB,单位增益带宽GB=2.4MHz,相位裕量Φ=85.2°,电源抑制比PSRR=154.0dB,转换速率Sr=2.2V/μs;在6V工作电压下,AD=85.1dB,GB=2.4MHz,Φ=85.4°,PSRR=145.3dB,Sr=3.4V/μs。 相似文献
5.
6.
7.
8.
本文设计了用于千兆以太网基带铜缆接收器均衡的甚高频自适应连续时间Gm-C二阶带通滤波器。基于最陡梯度下降算法,带通滤波器的零点在57-340MHz的频率范围内可以自适应地调节,中心频率为1.278GHz。通过外接电阻伺服环路,滤波器中跨导转换器的跨导值不受工艺偏差和温度变化的影响,采用CSMC-HJ0.6μm CMOS工艺器件模型,用Cadence Spectres仿真器仿真了设计的自适应滤波器电路,仿真结果验证了设计原理和设计的电路。系统的最长学习时间为880个参考时钟周期。 相似文献
9.
Sebastián López Gustavo M. Callicó Félix Tobajas Valentín de Armas José F. López Roberto Sarmiento 《ETRI Journal》2008,30(6):862-864
This letter presents a novel approach for organizing computational resources into groups within H.264/AVC motion estimation architectures, leading to reductions of up to 75% in the equivalent gate count with respect to state‐of‐the‐art designs. 相似文献
10.
分析了千兆以太网体系结构,给出了符合IEEE 802.3z标准中1000BASE-X规范的发送器电路结构,并采用TSMC 0.25 μm CMOS 混合信号工艺设计了符合该规范的高速复接电路和锁相环时钟倍频电路.芯片核心电路面积分别为(0.3×0.26)mm2和(0.22×0.12)mm2.工作电压2.5 V时,芯片核心电路功耗分别为120 mW和100 mW.时钟倍频电路的10倍频输出时钟信号频率为1.25 GHz,其偏离中心频率1MHz处的单边带相位噪声仅为-109.7 dBc/Hz.在驱动50 Ω输出负载的条件下,1.25 Gbit/s的高速输出数据信号摆幅可达到410 mV. 相似文献