全文获取类型
收费全文 | 260篇 |
免费 | 41篇 |
国内免费 | 24篇 |
专业分类
电工技术 | 16篇 |
综合类 | 20篇 |
化学工业 | 2篇 |
金属工艺 | 1篇 |
机械仪表 | 9篇 |
轻工业 | 1篇 |
石油天然气 | 1篇 |
武器工业 | 4篇 |
无线电 | 172篇 |
一般工业技术 | 4篇 |
冶金工业 | 1篇 |
自动化技术 | 94篇 |
出版年
2023年 | 6篇 |
2022年 | 2篇 |
2021年 | 4篇 |
2020年 | 2篇 |
2019年 | 4篇 |
2018年 | 3篇 |
2017年 | 4篇 |
2016年 | 4篇 |
2015年 | 5篇 |
2014年 | 14篇 |
2013年 | 14篇 |
2012年 | 15篇 |
2011年 | 18篇 |
2010年 | 21篇 |
2009年 | 18篇 |
2008年 | 26篇 |
2007年 | 37篇 |
2006年 | 13篇 |
2005年 | 28篇 |
2004年 | 24篇 |
2003年 | 22篇 |
2002年 | 14篇 |
2001年 | 6篇 |
2000年 | 3篇 |
1999年 | 3篇 |
1998年 | 3篇 |
1997年 | 4篇 |
1996年 | 1篇 |
1995年 | 1篇 |
1993年 | 3篇 |
1992年 | 2篇 |
1991年 | 1篇 |
排序方式: 共有325条查询结果,搜索用时 15 毫秒
1.
专用可编程集成电路(ASICApplicationSpecificIntegratedCircuit)是速度快、集成度高、用户可编程的逻辑器件。近几年,在数字系统和计算机外围接口电路设计中ASIC得到了广泛的应用。本文给出的用PLA模型设计时序逻辑电路的方法不同于传统的时序电路设计方法,更适用于ASIC实现时序逻辑电路。文中给出了经过仿真和验证、功能正确的设计实例电路。 相似文献
2.
This paper presents CMOS circuit designs of a ternary adder and a ternary multiplier,formulated using transmission function theory.Binary carry signals appearing in these designs allow conventional look-ahead carry techniques to be used.compared with previous similar designs,the circuits proposed in this paper have advantages such as low dissipation,low output impedance,and simplicity of construction. 相似文献
3.
浮点加法器是协处理器的核心运算部件,是实现浮点指令各种运算的基础,其设计优化是提高浮点运算速度和精度的关键途径。文章从浮点加法器算法和电路实现的角度给出设计方法,并且提出动态与静态结合设计进位链的方案以及前导O预测面积与速度的折衷方法。动态与静态结合设计进位链的方法有效地降低了功耗,提高了速度,改善了性能。目前已经嵌入协处理器的设计中,并且流片测试成功。 相似文献
4.
介绍了蒸汽锅炉水位控制系统中如何应用一个加法器,实现当主汽流量变化较大时,给水流量跟踪主汽流量来达到控制汽包水位目的的一种控制方法。 相似文献
5.
6.
《计算机工程》2014,(8)
为在现场可编程门阵列(FPGA)平台上更高效地实现祖冲之算法,提出一种新的硬件实现方法。利用祖冲之算法的迭代特性、并行特性以及模加的性质,减少加法器的使用数量,包括使用资源占用少、延时少的简单加法器替代资源占用多、延时长的进位保留加法器以及mod(231-1)加法器,实现祖冲之算法关键路径中多次mod(231-1)加法运算。使用QuartusⅡ与ISE软件进行了仿真验证,结果表明,该方法在芯片资源占用仅为305个slice的情况下达到了5.322 Gb/s的吞吐量,与目前已有的最优实现方法相比,芯片资源占用减少了近23%,单位面积的吞吐量提高了25.9%,可以在减少芯片硬件资源占用的同时快速实现ZUC算法。 相似文献
7.
乘法器是数字信号处理中非常重要的模块。本文首先介绍了硬件乘法器的原理,在此基础上提出了硬件乘法器的设计方法,最后再利用EDA技术,在FPGA开发平台上,通过VHDL编程和图形输入对其进行了实现,具有实用性强、性价比高、可操作性强等优点。 相似文献
8.
针对互相关同步算法实现复杂度高的问题,设计了一种伪随机(PN)码序列和近似加法器的互相关同步实现方法(PNACCS),在现有PN码序列互相关同步方法的基础上,通过使用近似加法器代替部分传统精确加法器,降低了互相关同步实现的复杂度.算法仿真和分析结果显示,与现有的互相关同步算法相比,PNACCS方法在时频同步性能与传统互相关几乎相同的情况下,逻辑资源占用更少,易于实际工程的实现. 相似文献
9.
功耗是电路设计的关键性问题之一,低功耗下的稳定性问题逐渐成为电路设计的热点和挑战,基于马尔科夫随机场(MRF)的低功耗设计从能量的角度出发有效地解决了电路的容错问题,但是其单逻辑的单元结构面积和复杂度制约了该技术在大规模集成电路的应用。该文提出了一种基于部分簇能量的MRF电路设计方法(PMRF),并结合互补逻辑的特点来实现多逻辑结构,面积共享的同时一方面补偿由于部分簇能量带来的性能损失,一方面化简马氏随机场电路设计在较大规模电路设计中的面积和复杂度瓶颈问题。对比传统MRF电路设计,该文用PMRF方法设计了超前进位加法器结构,在低功耗仿真中具有20%的性能提升,并在65 nm TSMC版图实现后取得29%的面积节约和86%的功耗节约。 相似文献
10.
李湘民 《电子制作.电脑维护与应用》2009,(1)
在第10期《电子设计实战训练:模-数转换电路》这篇文章中,作者给出了一种具体的线性变换电路,其功能是把来自传感器的模拟信号进行平移调零和比例放大。我认为此电路并不能达到文章中所要求的功能,现分析如下: 相似文献