全文获取类型
收费全文 | 126篇 |
免费 | 13篇 |
国内免费 | 2篇 |
专业分类
电工技术 | 8篇 |
综合类 | 2篇 |
化学工业 | 6篇 |
金属工艺 | 1篇 |
机械仪表 | 4篇 |
建筑科学 | 2篇 |
矿业工程 | 1篇 |
能源动力 | 7篇 |
轻工业 | 3篇 |
无线电 | 72篇 |
一般工业技术 | 18篇 |
原子能技术 | 1篇 |
自动化技术 | 16篇 |
出版年
2023年 | 2篇 |
2022年 | 2篇 |
2021年 | 1篇 |
2019年 | 1篇 |
2018年 | 1篇 |
2015年 | 2篇 |
2014年 | 2篇 |
2013年 | 1篇 |
2012年 | 5篇 |
2011年 | 9篇 |
2010年 | 13篇 |
2009年 | 8篇 |
2008年 | 16篇 |
2007年 | 13篇 |
2006年 | 4篇 |
2005年 | 7篇 |
2004年 | 5篇 |
2003年 | 9篇 |
2002年 | 2篇 |
2001年 | 2篇 |
2000年 | 4篇 |
1999年 | 6篇 |
1998年 | 4篇 |
1997年 | 10篇 |
1996年 | 3篇 |
1995年 | 3篇 |
1994年 | 2篇 |
1993年 | 1篇 |
1992年 | 2篇 |
1990年 | 1篇 |
排序方式: 共有141条查询结果,搜索用时 15 毫秒
1.
2.
3.
4.
用于超高压化学热压缩的稀土储氢合金研究 总被引:2,自引:0,他引:2
具有融氢净化和氢压缩于一体等重要特性的金属氢化物化学热压缩器将成为未来加氢站的核心设备.本文简要介绍了金属氢化物化学热压缩器的工作原理及其特点,针对金属氢化物化学热压缩器对储氢合金的要求,研究开发了一种储氢性能优良、适合于作为化学氢压缩机用的稀土系储氢合金(Mm-Ml-Ca)(Ni-Al)5,测定了合金热力学和动力学性能.利用该合金设计制作了一台氢容量大于1000L、氢压大于40.0 MPa的压缩器样机,在20℃时氢压小于3.0 MPa可吸氢饱和,165℃放氢可得氢压大于40.0 MPa的超高压产品氢.原料氢纯度为98%时,产品氢纯度达到99.9999%.并且对压缩器的热效率进行了计算,其热效率达到21.9%. 相似文献
5.
为了提高乘法器性能,采用基4 Booth编码算法设计Booth编码器,使用华莱士树压缩结构设计16 bit有符号数乘法器;针对部分积生成的复杂过程提出一种新的部分积生成器,同时进行部分积的产生与选择,提高了部分积生成效率;针对压缩过程中的资源浪费,提出一种部分积提前压缩器,将某几位部分积在进入压缩树之前进行合并,减少了压缩单元的使用。基于28 nm工艺对乘法器进行逻辑综合,关键路径延时为0.77 ns,总面积为937.3μm2,功耗为935.71μW,能够较好地提升乘法器的面积利用率和运算性能。 相似文献
6.
采用有限体积法离散控制方程,标准k-ε湍流模型,近壁面处使用壁面函数修正的方法对蒸汽喷射压缩器的超音速混合过程进行数值模拟。计算并分析了工作蒸汽压力和温度、引射流体压力及混合流体压力等热力参数对喷射器操作性能的影响,并根据喷射器内的物理现象及喷射系数的变化规律将蒸汽喷射压缩器的操作状态分为临界状态、亚临界状态和回流状态3类,同时指出临界点为最佳工作点。 相似文献
7.
结构参数对蒸汽喷射压缩器性能的影响 总被引:4,自引:0,他引:4
采用有限体积法离散控制方程,标准k ε湍流模型,近壁面处使用壁面函数修正的方法对蒸汽喷射压缩器的超音速混合过程进行数值模拟。计算并分析了第二喉管与工作蒸汽喷嘴喉管面积比、喷嘴出口截面与混合段入口截面间的距离等几何参数对喷射器操作性能的影响。数值结果表明,喉管面积比及喷嘴位置的改变极大地影响着波系结构,在一定的设计工况下,总存在一个最佳的面积比及一个最佳的距离对应于最大的喷射系数,并给出了最佳几何参数下的主要物理特征。 相似文献
8.
采用一种改进的基4 BOOTH编码和华莱士树的方案,设计了应用于数字音频广播(DAB)SOC中的FFT单元的24×24位符号定点并行乘法器.通过对部分积的符号扩展、(k:2)压缩器、连线方式和最终加法器分割算法的优化设计,可以在18.81 ns内完成一次乘法运算.使用FPGA进行验证,并采用chartered 0.35 μm COMS工艺进行标准单元实现,工作在50MHz,最大延时为18.81 ns,面积为14 329.74门,功耗为24.69 mW.在相同工艺条件下,将这种乘法器与其它方案进行比较,结果表明这种结构是有效的. 相似文献
9.
本文介绍一种用于高性能DSP的32位浮点乘法器设计,通过采用改进Booth编码的树状4-2压缩器结构,提高了速度,降低了功耗,该乘法器结构规则且适合于VLSI实现,单个周期内完成一次24位整数乘或者32位浮点乘。整个设计采用Verilog HDL语言结构级描述,用0.25um单元库进行逻辑综合.完成一次乘法运算时间为24.30ns. 相似文献
10.