排序方式: 共有43条查询结果,搜索用时 15 毫秒
1.
本文介绍了薄膜混合集成电路HSP2125型8路输入/输出信号处理电路的研制过程,重点阐述了CMOS器件具有高噪声容限和抗辐射特性。 相似文献
2.
3.
4.
安全逻辑器件与CMOS B/T逻辑电路及其噪声容限 总被引:2,自引:1,他引:1
本文从容错计算技术的使用效果出发,将其分为故障诊断、资源冗余和故障安全三类技术。在分析传统故障安全技术的基础上,建立了一个统一的安全逻辑系统概念模型,并以此对该种系统进行了分类。作为一类扩展故障安全逻辑器件,文章重点介绍了三中取二值CMOS 逻辑电路,并参照CMOS 二值集成电路参量体系,结合实际测量结果提出了CMOS 三中取二值逻辑器件噪声容限的定义及其解法,从而为进一步完善该类新型器件的参量体系奠定了基础,同时还有利于其推广应用。 相似文献
5.
6.
在DSL运行环境中,由于电缆内部线对间的非屏蔽而存在电磁耦合导致的串扰。串扰噪声造成XDSL速率下降甚至重训练,影响业务质量。本文对串扰导致的性能损失和导致重训练的原因进行分析并且就解决串扰导致稳定性问题的方法进行探讨。 相似文献
7.
8.
超深亚微米无负载四管与六管SRAM SNM的对比研究 总被引:2,自引:0,他引:2
采用基于物理的α指数MOSFET模型与低功耗传输域MOSFET模型,推导了新的超深亚微米无负载四管与六管SRAM存储单元静态噪声容限的解析模型.对比分析了由沟道掺杂原子本征涨落引起的相邻MOSFET的阈值电压失配对无负载四管和六管SRAM单元静态噪声容限的影响。 相似文献
9.
针对8transistors(8T)静态随机存储器(SRAM)存储单元的基本结构,详细研究分析了影响存储单元稳定性性能的因素。为了提升SRAM的稳定性和控制SRAM面积,提出了一种提升稳定性的同时又能有效控制芯片面积的技术方案。在SMIC 40nm工艺条件下,验证了该技术方案,实现了预期的目标,其中稳定性大约提升10%左右。 相似文献
10.
利用休眠晶体管、多阈值和SEFG技术(源跟随求值门技术),设计了一种新型的p结构多米诺与门.HSPICE仿真结果表明,在相同的时间延迟下,与标准双阈值多米诺与门、标准低阈值多米诺与门和SEFG结构相比,提出的新型多米诺与门的漏电流分别减小了43%,62%和67%,噪声容限分别增大了3.4%,23.6%和13.7%.从而有效地解决了亚65nm工艺下多米诺与门存在的漏电流过大,易受干扰的问题.分析并得到了不同结构的休眠多米诺与门的漏电流最低的输入矢量和时钟状态. 相似文献