8VSB芯片的层次式设计方法

提出了深亚微米下系统级芯片层次式版图设计的方法，并用该方法设计了HDTV信道解码芯片8VSB的版图。实例设计结果表明，该方法在节约面积、加速时序收敛方面效果明显，大大缩短了芯片设计周期。     

深亚微米工艺下集成电路的电磁兼容性设计（上）

随着IC设计逐步进入VDSM阶段，SOC逐步成为设计的主流，IC设计需要关注的问题也在逐步增加。以前设计时，主要关注芯片面积的大小；在80年代后期，延时(Delay)逐渐成为设计人员关注的问题；进入90年代芯片的功率消耗也成为必须考虑的问题；近来制造中的成品率(Yjeld)，芯片工作中的可靠性，以及电磁干扰噪声(EMI—Noise)也开始成为设计必需满足的条件了。     

深亚微米标准单元库的设计与开发

随着深亚微米工艺技术的发展，0．18μm COMS工艺巳成为国际主流的集成电路工艺标准。国内的深亚微米工艺也日趋完善，我们首家针对中芯国际0．18μm工艺，成功设计开发了0．18μm标准单元库。本文简要介绍了0．18μm标准单元库的设计与开发。     

硅衬底上共面线的特性及应用

基于理论和实验结果对深亚微米硅集成电路中的共面传输线的特性进行了研究,提出了硅衬底上传输线分布参数的提取方法和减小共面线衰减的一些设计准则.成功地将共面线应用在深亚微米高速集成电路的设计中,并给出了放大器芯片和共面线的测试结果.测试结果表明:在深亚微米CMOS高速集成电路中,用共面线实现电感是一种行之有效的方法.     

基于超深亚微米IC设计的信号完整性研究

随着工艺尺寸的缩小，IC设计的两大趋势是设计更复杂和对产品的设计周期要求更苛刻。在超深压微米IC设计中，设计的复杂性会导致信号完整性（SI)问题更加突出，从而会影响整个产品的设计周期。本文提出了SI概念以及影响它的因素，并针对其两个主要影响因素，串扰(crosstalk)和IR压降进行了分析讨论，并提出了解决的方案。     

深亚微米物理设计的挑战与方法

随着集成电路加工工艺技术向0．18微米或更小尺寸的继续发展，设计高性能的SOC芯片面对越来越大的挑战。几何尺寸越来越小，时钟频率越来越高，电压越来越低，上市时间越来越紧迫，因此设计复杂性迅速增加，互连线和信号完整性问题已成为影响设计成功的主要因素。现有的设计方法遇到了许多新的挑战。为了应对这些挑战，人们展开了深入的研究，提出了许多方法。本文将分析物理设计的挑战，回顾物理设计的方法，比较它们的优缺点，指出它们的适用范围，最后展望深亚微米物理设计的发展方向。     

深亚微米PD和FD SOI MOS器件热载流子损伤的研究

研究了深亚微米PD和FD SOI MOS器件遭受热截流子效应(HCE)后引起的器件参数退化的主要差异及其特点，提出了相应的物理机制，以解释这种特性。测量了在不同应力条件下最大线性区跨导退化和闽值电压漂移，研究了应力Vg对HCE退化的影响，并分别预测了这两种器件的寿命，提出了10年寿命的0．3μm沟长的PD和FD SOI MOS器件所能承受的最大漏偏压。     

深亚微米MOSFET衬底电流的模拟与分析

利用器件模拟手段对深亚微米ＭＯＳＦＥＴ的衬底电流进行了研究和分析，给出了有效的道长度，栅氧厚度，源漏结深，衬底掺杂浓度以及电源电压对深亚微米ＭＯＳＦＥＴ衬底电流的影响，发现电源电压对深亚微米ＭＯＳＦＥＴ的衬底电流有着强烈的影响，热载流子效应随电源电压的降低而迅速减小，当电源电压降低到一定程度时，热载流子效应不再成为影响深亚微米ＭＯＳ电路可靠性的主要问题。