气液两相流电导波动信号的混沌递归特性分析

通过对典型的Lorenz混沌方程和Logistic映射的考察,研究了相空间嵌入参数（嵌入维数、延迟时间和阈值）对递归分析结果的影响。研究结果表明：递归分析对嵌入维数与延迟时间的依赖性不强,嵌入维数与延迟时间变化只是改变递归率数值大小,而不改变递归结构性质;同样,阈值大小选择直接影响递归点数的多少,而不会改变递归结构性质。最后采用递归分析方法对垂直上升管中气液两相流流型进行了表征,研究结果表明,递归结构图可以较好地反映流型演化特征,且递归特征量随气相表观流速变化敏感,为气液两相流流型辨识提供了有用的特征挖掘量。     

先进音频编码中MDCT的新型递归结构及其FPGA设计

文章以新型的MDCT递归算法为基础，首先给出了一种主要模块分时共享、数据流同步多路处理的改进型并行处理结构，其可以高效地应用于国际音频标准MPEG-2以及MPEG-4的先进音频编码（AAC）当中。另外，针对递归实现结构高度模块化和较强规则性的特点，进行了FPGA的设计和仿真，结果表明：改进后的处理结构在增加少量硬件模块的条件下．大大提高了运算速度。     

载波相位平滑GPS伪码为伪距的研究

分析了全球定位系统接收机可获取的观测量。给出了载波相位平滑伪码伪距的一个递归算法结构。讨论了平滑法初值的设定和构造伪距前向预测值，并对各种情况进行了统计分析。     

运用递归算法实现共用的MDCT和IMDCT结构

在MPEG音频编码标准中，前向MDCT和后向MDCT是2个计算最复杂的部分。提出了一种有效的递归算法来同时实现任意长度的前向MDCT和后向MDCT。由于递归算法本身的特性，所提出的结构非常适合并行VLSI的实现。     

自适应Volterra滤波器的递归结构和类递归结构及其算法和应用

本文参考自适应ＩＩＲ滤波器理论，提出了自适应Ｖｏｌｔｅｒｒａ滤波器（ＡＶＦ）的递归结构和类递归结构，讨论了其特点和应用范围，递归结构的引入可显著减少ＡＶＦ的参数和计算量，本文还给出了类递归结构ＡＶＦ的在线辨识算法和非线性系统辨识的应用，给出了递归结构ＡＶＦ的滤波算法和非线性相关噪声低消中的应用，在仿真实验中，将上述算法与多层感知器和非递归结构ＡＶＦ做了对比，结果表明，本文算法在性能和计算量上均有明     

自适应供应链及其递归结构的设计与研究

在自适应供应链(AdaptSC)及其主要特性的分析研究基础上,运用活性系统模型(viable systems model,VSM)的核心思想,对自适应供应链的递归结构进行了构建与研究。结合具体公司情境,从整体上描述其组成部分及各部分之间的相互关系,以递归结构描述其应对突发事件的能力和自适应机理,利用结构熵模型,从信息传输效率的角度对该公司的自适应供应链递归结构进行测量与实证。研究结果表明,递归结构更有利于自适应供应链的构建与应用。自适应供应链的结构设计研究对供应链信息技术开发与应用、先进供应链的实施与管理具有非常重要的指导意义。     

一种性能良好的高效CIC抽取滤波器的设计

针对传统CIC抽取滤波器性能和结构存在的问题,利用一个ISOP滤波器和余弦滤波器对CIC抽取滤波器的通阻带进行优化,使得CIC抽取滤波器幅频特性得到很好的改善.通过应用非递归结构和部分多相分解技术对CIC抽取滤波器的结构进行分解,得出一个能实现任意抽取因子的改进的CIC抽取滤波器的实现结构.最后的仿真表明:该设计方法使得CIC抽取滤波器性能得到改善,实现结构高效,在实际工程中有很大的应用价值.     

再生水开发利用影响因素及作用机制研究 ——基于胡焕庸线的空间定量分析

针对我国再生水开发利用现状,开展驱动 约束影响因素分析,解析影响因素间的关联关系与层次结构,在此基础上,考虑影响因素的空间异质性,以胡焕庸线为分界线,对东西两侧地区分别建立再生水开发利用驱动 约束非递归结构作用机制框架,采用结构方程模型（structural equation modeling,SEM）刻画影响因素间的传导路径,量化影响因素贡献率。结果表明：胡焕庸线东侧地区再生水开发利用驱动推进作用大于约束限制作用,具备高水平开发潜质;西侧地区约束限制作用大于驱动推进作用,再生水开发利用推动能力不足。再生水配套管网等工程条件不完善为东侧地区主导制约因子,影响程度贡献率为11.8%,地区经济条件与污水处理技术水平为次要制约因子;区域水资源环境胁迫、再生水工程设施建设不完善、地区经济发展水平偏低为西侧地区主导制约因子,贡献率为15.9%~18.1%,污水处理技术水平为次要制约因子。     

MDCT共用递归结构的并行改进与实现

MDCT和IMDCT凭借其在消除边界噪声、改善信号质量方面的优越性,广泛应用于高级音频编码标准框架中,同时,其也是编解码系统中计算复杂度最高的三大模块之一。在Clenshaw’s递归公式的基础上,采用关键单元分时复用、信号并行处理技术对共用递归中滤波处理模块进行改进,在总资源几乎不增加的条件下,使得总递归次数降至N^2／16＋N／4,且模块化规则性好、结构性强;在硬件实现时,增加延时单元和适当控制逻辑以避免并行数据处理带来的多端口或多个存储单元的并行操作。最后,使用Synplify Pro8.5.1工具在Xilinx Virtex-E系列FPGA上对36点共用结构进行了验证。