全文获取类型
收费全文 | 303篇 |
免费 | 25篇 |
国内免费 | 22篇 |
专业分类
电工技术 | 37篇 |
综合类 | 19篇 |
化学工业 | 1篇 |
金属工艺 | 2篇 |
机械仪表 | 6篇 |
建筑科学 | 1篇 |
能源动力 | 1篇 |
轻工业 | 3篇 |
石油天然气 | 1篇 |
无线电 | 212篇 |
一般工业技术 | 9篇 |
冶金工业 | 3篇 |
原子能技术 | 10篇 |
自动化技术 | 45篇 |
出版年
2023年 | 4篇 |
2022年 | 1篇 |
2021年 | 12篇 |
2020年 | 2篇 |
2019年 | 4篇 |
2018年 | 3篇 |
2017年 | 7篇 |
2016年 | 7篇 |
2015年 | 10篇 |
2014年 | 24篇 |
2013年 | 12篇 |
2012年 | 17篇 |
2011年 | 20篇 |
2010年 | 20篇 |
2009年 | 23篇 |
2008年 | 29篇 |
2007年 | 25篇 |
2006年 | 21篇 |
2005年 | 14篇 |
2004年 | 18篇 |
2003年 | 10篇 |
2002年 | 10篇 |
2001年 | 6篇 |
2000年 | 3篇 |
1999年 | 6篇 |
1998年 | 5篇 |
1997年 | 6篇 |
1996年 | 9篇 |
1995年 | 5篇 |
1994年 | 6篇 |
1993年 | 3篇 |
1992年 | 3篇 |
1991年 | 2篇 |
1990年 | 2篇 |
1989年 | 1篇 |
排序方式: 共有350条查询结果,搜索用时 15 毫秒
1.
2.
3.
舒畅郭裕顺 《微电子学与计算机》2022,(12):100-106
芯片间数据传输速率的不断提高,导致系统对时钟信号的要求越来越高.延迟锁相环在各种高速通信系统中提供多相位时钟,其相位精度直接影响到数据的误比特率.然而,因鉴相器器件失配引起的相位误差问题在时钟频率提高的同时愈发明显.针对一种基于OTA的延迟锁相环电路鉴相器失配问题,提出了一种环路自校准方案,同时给出校准电路的Verilog-A行为级模型.当鉴相器中两个或门电路之间存在失配误差时,将会在OTA输入端以失调电压的形式引起输出相位偏移;校准电路能够对该失调电压实现检测与计算,并补偿至环路中,使得理想反馈时钟条件下,OTA输入端电压保持相同,压控延迟线延时不再改变,最终能够有效减小因鉴相器失配引起的输出时钟相位误差.基于TSMC 40nm CMOS工艺完成了4相DLL电路的设计,其工作频率范围能够达到10 GHz~12 GHz;联合校准电路模型,通过电路-模型混合仿真结果显示:校准前后,输出时钟相位误差均方值从300fs降低至30fs. 相似文献
4.
基于FPGA的LCR测试仪 总被引:1,自引:0,他引:1
介绍了一种LCR测试仪,它利用FPGA实现直接数字频率合成,产生波形好、幅值稳定的正弦波作为测试激励信号;相敏检波器设计方法独特,利用数字全波鉴相,提高了鉴相效率,改善了鉴相效果;采用了基于自由轴伏安测量法的测量原理和四端测量技术,并用C语言实现分布参数校正. 相似文献
5.
6.
一种锁相式频率合成器的设计 总被引:5,自引:3,他引:5
介绍了一种锁相式频率合成器的总体设计和电路结构设计,并进行了实验制作。设计的电路工作频率在100MHz以上,可广泛应用于雷达,航空,航天,通讯,导航,锁相环路等领域。 相似文献
7.
一种新型混合信号时钟延时锁定环电路设计 总被引:3,自引:0,他引:3
给出了数字时钟管理器(DCM)中的一种新型时钟延时锁定环电路(Clock Delay Locked Loop)的设计,为高速同步数据采集系统提供可靠的时钟解决方案。该电路设计是基于延时锁定环(DLL)原理上,采用混合信号电路设计方案来实现。设计中的数字电路控制模块,通过对改进后的电荷泵中的附加开关工作时间的精确控制来实现对输入时钟信号所需延时的精确控制,从而得到所需的延时。该电路不会累积相位误差,具有良好的噪声敏感度。电路采用0.18μm的CMOS工艺,工作电压1.5V,可管理的时钟信号最高频率为360MHz,延时范围为1T,延时精度为T/32。 相似文献
8.
电网同步锁相技术是分布式发电系统并网运行的关键技术.针对传统单相自然坐标系锁相环(PLL)存在倍频谐波及同步坐标系锁相环存在构造虚拟正交信号且无法完全抑制电网谐波的问题,本文提出一种无需生成虚拟正交信号的单相锁相环方法.所提方法在传统自然坐标系锁相环的基础上嵌入级联式控制结构,由于该结构对应的开环系统会在鉴相器输出的各... 相似文献
9.
数字通信系统中,位定时同步是实现正常数字通信的必要条件.位定时同步方法有很多,其中早迟积分型位定时方法是应用最广泛的位定时方法之一.本文基于传统的早迟积分型位定时方法,通过改进早迟积分环的鉴相器,提出了一种改进的早迟积分型位定时方法.经Matlab仿真表明,在相同的环路滤波参数下,改进的早迟积分型位定时方法的环路收敛速度最优可以提高2倍. 相似文献
10.
设计了一种用于测量基带传输信号的误码测试仪,在阐述了主要模块的工作原理的同时,提出了一种积分鉴相同步时钟的提取方法,从而使误码测量精度也得以提高。 相似文献