支持SJTAG的边界扫描测试系统

本系统将IEEE 1149.1标准测试总线扩展为一个多扫描链的测试总线环境,能够快速对多板进行测试,准确定位故障位置和类型。相对于单一连续扫描链测试系统,支持SJTAG的本系统提高了测试吞吐量,能够隔离系统中某个暂不测试的板并对其余板进行测试访问,整体上提高了测试故障覆盖率,并且能够更精确地定位故障。     

一种以太网边缘扫描控制器设计方案

利用嵌入式技术开发了以太网边缘扫描控制器,该控制器实现了以太网接入功能,可以测试任何符合IEEE1149．1标准的器件、电路板和系统。     

基于SOPC的高速边界扫描主控器设计

依据IEEE1149.1标准,采用SOPC技术设计了一款高速的边界扫描主控器;用户可对该主控器进行配置,输出测试所需的控制信号,输出的测试时钟TCK频率可达50MHz,大大提高了边界扫描测试效率;同时,开发的具有自主知识产权的边界扫描主控器IP核为SOPC系统可测性设计提供了一个很有实际价值的组件,无需专用边界扫描测试设备即可实现对系统的边界扫描测试功能;经时序仿真波形和数字示波器观测结果验证,该边界扫描主控器所产生的测试信号符合测试要求,设计正确合理。     

边界扫描技术在FPGA测试中的应用

边界扫描技术是标准化的可测试性设计技术,它提供了对器件的功能、互连及相互间影响进行测,极大地方便了对于复杂电路的测试。文章针对XCV600_HQ240,介绍了边界扫描的基本结构、边界扫描测试操作流程、测试接口和IEEE 1149.1标准规定的数据寄存器和指令寄存器,结合FPGA芯片的BSDL文件进行边界扫描配置和测试。     

边界扫描测试系统软件设计与实现

为推动边界扫描技术在故障诊断领域中的应用,对边界扫描测试技术进行了研究,设计并开发了一种基于VXI总线的边界扫描测试系统;文章介绍了边界扫描的基本结构和测试原理,并重点介绍了开发边界扫描测试系统软件的流程;实验结果表明,开发的边界扫描测试系统能够利用器件的边界扫描描述文件,自动生成测试向量并完成对数字电路的测试以及故障诊断等任务,同时可以对设置的故障进行精确的定位和隔离。     

基于JTAG标准的处理器片上调试的分析和实现

介绍了一种基于IEEE11 49.1标准的嵌入式处理器片上调试的方法,并以一款DSP处理器SuperV2为研究对象,通过扩充JTAG测试访问端口和指令,并在处理器内增加和修改支持调试功能的逻辑,实现了断点设置、外部调试请求和单步执行的调试功能。     

JTAG接口电路设计与应用

目前通讯电子产品的芯片、单板、系统的复杂度不断提高,物理尺寸却在不断缩小,JTAG电路的设计也随之成为关系到单板可测性、稳定性和可靠性的重要因素。JTAG测试接口在集成电路工作时,可以控制管脚的状态,由于应用系统的干扰,可能使JTAG测试口出现错误操作,从而影响芯片及其管脚的工作状态,造成芯片不能正常工作,给产品的可靠运行带来隐患。因此,很有必要对JTAG接口电路设计进行探讨,找到一种更合理的JTAG接口电路设计。     

基于JTAG技术的Flash加载

主要介绍了目前世界上主要流行的一种Flash加载技术——利用JTAG技术加载Flash。文章分为3个部分。首先描述了JTAG加载Flash的原理。然后对JTAG加载Flash的优点做了说明。最后对实验性能做了详细分析。     

嵌入式芯核测试标准IEEE Std 1500综述

介绍了IEEE 1500标准制定的历程和背景、SoC测试面临的重大挑战及该标准所要解决的问题、IEEE 1500标准的基本结构和使用方法,最后对该标准的未来提出展望.     

基于IEEE1149.1标准的在线测试的研究

虽然IEEE1149.1标准的提出及应用很好地解决了集成电路的测试问题,然而该标准在对被测电路进行实时故障诊断时却遇到了瓶颈.针对这一问题,利用并行特征分析器(PSA)及跟踪存储技术设计了一种基于IEEE1149.1标准的测试结构,结构中离线部分主要实现边界扫描基础测试并为在线测试提供控制信号,在线部分主要实现实时故障的诊断.设计采用Verilog语言建模,并用QuartusⅡ软件仿真.仿真结果表明该设计能较好地检测出实时故障.