基于NIOSII处理器的IEEE-1394b双向数据传输系统

基于FPGA内嵌的NIOSII处理器.设计了一个1394b双向数据传输系统.介绍了该系统的硬件结构.描述了其软件工作流程,主要包括异步传输和等时传榆的具体实现过程.测试结果表明,该系统的传输速率较高、可靠性和实时性较好,并具有一定的应用价值.     

基于FPGA的激光雪深测量系统的设计

介绍了以Altera公司RISC结构的NiosII软核处理器作为系统的处理器,以FPGA芯片作为硬件平台,实现了激光雪深测量系统的设计,分别设计完成直接数字频率合成器DDS激光调制信号源、信号处理、人机交互界面等功能模块。DDS采用数字合成技术,其在精度、灵活度以及可靠性方面都大大超过了模拟信号发生器,用FPGA芯片作为DDS的载体,具有性价比高、设计灵活等优点。信号处理模块采用基于FPGA的高频脉冲填充数字鉴相技术,该技术取代了传统的鉴相方式,既简化了硬件电路又提高了鉴相精度。     

基于以太网的数字电视复用器远程监控以及数据插入方案的研究和设计

首先介绍基于NIOSⅡ的数字电视复用器的设计原理,在此基础上提出一种基于网络控制芯片LAN91C111的复用器远程监控和EPG信息插入的方案,并将它与现有各种方案进行比较,该方案的优势在于:将系统监控和EPG信息插入在同一控制软件中实现,并且使用一台主机可以控制多台复用器,系统集成度高、成本低,有很强的实用性,最后详细说明该方案的实现原理。     

基于NIOSII指纹采集系统设计与实现

本文以嵌入式应用为背景,提出了一种基于NIOSII的指纹采集系统设计方案,给出了该系统的硬件设计结构和软件算法,并利用NIOSII定制指令来加速实现指纹图像预处理算法。实验结果表明,该系统能够有效采集指纹数据,实时处理并获取指纹有用信息,提高指纹图像增强的效果和速度。     

基于NIOSII和FPGA的ARINC429通信板的设计

ARINC429总线标准定义了航空电子设备间的互连方式,被广泛的应用于航空电子设备中。文章提出了使用NIOSII处理器和FPGA来开发ARINC429通信板的一种方法,提高了数据传输的灵活性和可靠性。     

基于NIOSII的电能表现场校验仪系统设计

为了解决多路电压、电流同步交流采样以及运算精度不高的问题,设计开发了基于NIOSII的电能表现场校验仪。给出了系统架构、电压采集模块、电流采集模块、A/D转换模块、过零检测电路和软件开发流程。相对于传统的DSP或专用计量芯片实现方案,该设计具有设计灵活、处理速度快、运算精度高等特点。测试结果表明,该系统工作稳定、误差小。     

基于Nios II的高密度电法仪采集系统设计

设计并实现了一种基于SOPC(System-on-a-Programmable-Chip)技术的嵌入式高密度电法仪采集系统,该系统通过在FPGA芯片上配置NIOSII软核处理器和相关的接口模块实现其主要硬件电路,并结合系统的软件设计同步控制三路24位ADC芯片进行采集数据,最后通过USB2.0接口芯片将采集的数据高速传输到PC机,从而实现了存储、实时显示和数据分析等功能。由于采用了SOPC、USB2.0和三通道同步控制技术,该系统具有设计灵活、数据处理速度快和扩展性好等优点。     

利用SOPC实现DDFS技术的超低频函数信号发生器

为了设计高分辨率、频率切换相位连续、频率覆盖系数达到106的超低频函数信号发生器,提出了直接数字频率合成DDFS技术,可以合成频率可控的任意波形;以SOPC实现系统设计,利用FPGA实现数字逻辑功能,在LPM_ROM中放入波形数据表,用NIOSII嵌入式软核微处理器实现波形选择、数据处理,输出正弦波、方波、三角波、锯齿波并显示其频率、幅度和相位;测试表明,系统稳定,具有输出波形任意化、低频范围宽和频率精度高的特点。     

RF905无线通信IP软核的优化设计

利用DMA数据传输方式的特点,设计了一种基于DMA方式的RF905无线通信IP软核。该IP软核基于AVALON总线,其控制和运算逻辑由一片FPGA芯片完成,适合应用于NIOSII嵌入式系统。测试与验证表明,该IP软核在传输数据时大大降低了CPU的占用时间,提高了嵌入式系统的性能并且占用较少资源,与一般的IP硬核相比,速度快,成本低,灵活性好,可移植性强,从而更能满足短距离无线通信的要求。该IP软核已应用于某无线电力参数监测系统中。     

面向伺服机器人内部通信的CAN总线节点设计

为简化伺服机器人内部通信结构,增强机器人通信能力,提升处理速度,解决多轴协调控制问题,本文介绍了一种基于NIOSII处理器和FPGA(Field Programmable Gate Array)的用于伺服机器人内部通信的CAN总线节点的设计方法。采用可编程技术和32位高性能NIOSII处理器,以Verilog HDL硬件描述语言实现CAN总线控制器,在一片FPGA芯片内实现了CAN总线节点设计。充分利用NIOSII微处理器的高速运算能力和FPGA逻辑功能由硬件电路实现,计算速度快(纳秒级)的能力,大大简化实际电路,提高了机器人内部通信的灵活性,增强了通信能力。实验表明,该设计的CAN总线节点性能可靠且能代替传统伺服机器人中常使用的专用微控制器芯片,满足伺服机器人中的通信需求。