基于SOPC的网络视频监控系统的设计

提出一种以Nios Ⅱ软核处理器为核心,利用SOPC技术构建硬件平台,采用H.263协议压缩视频数据的网络视频监控系统设计方案;详细分析了系统的功能需求,确定了系统设计的总体方案;按照模块化的思想,设计了各个功能模块,并给出了网络芯片DM9000A电路的具体实现,利用μClinux中的TCP/IP协议栈进行数据通信,分析H.263视频编码协议基本原理,提出在硬件上实现H.263协议的设计方法;实验结果显示系统的网络视频传输速率达到25～30fps,满足实时性的要求.本设计方法灵活、成本较低、易扩展,具有一定的实用价值.     

基于Nios Ⅱ的CCD采集系统的设计

设计了一种在NiosⅡ处理器上的CCD数据采集系统。电荷耦合器件（Charge—Coupled Device,CCD）采集到的信号经过前端的差分运放处理后再进行A／D转换,转换后的数据存储于外部SDRAM中,被读取后显示在LCD上。本文重点介绍了各器件的电路设计和驱动程序的编写。实践表明,该设计成本低,实时性较高。     

基于SOPC的高精度超声波温度计设计

根据在介质中超声波的传播速度随温度变化而变化的特点为设计原理,以基于Nios II处理器软核的可编程系统级芯片(SOPC)为控制核心,设计了高精度超声波温度计。在SOPC上同时实现了高频信号发生器模块、高速信号电路控制模块、信号自动采集控制模块以及Nios II软核处理器模块,缩小了体积,并降低了成本。传播时间的精确测量采用软件细分插补算法,经过理论分析和实验验证,该方法能够达到ns级超声波传播时间的测量,使设计的超声波温度计能够实现分辨率优于0.001℃的温度测量。     

基于FPGA的声呐信号数字预处理机的设计

介绍了一种基于单片FPGA的声呐信号数字预处理机设计方案。系统可以对30路换能器输出的模拟信号进行同步采样,采样数据在FPGA中依次进行正交解调、FIR滤波、波束形成等声呐信号预处理计算,减轻了上位机计算任务,解决了多阵元声呐设备中数据采集速度和数据处理速度难以匹配的瓶颈。     

基于NIOSⅡ的数字电子钟设计与实现

以NioslCycloneEPIC20F400C7开发板为硬件平台,利用OuartusⅡ、SOPCBuilder和NiosⅡIDE软件设计来实现一个基于SOPC的多功能数字电子钟,该电子钟系统由FPGA部分（包括Nios11CPU核、内部定时器、Avalon总线等）、存储器部分（包括SRAM、FLASH）和外围元件部分（按键、LCD显示器）三大部分构成,经过C语言编程使该电子钟具有能够在液晶屏上显示帮助信息,具有时问、日期、状态提示的功能,并可利用4个按键对时间（小时和分钟）、日期（年月日）进行设置（包括退出设置）。经测试该电子钟具有较好的时间精度。     

C2H技术在智能相机系统中的应用

为了解决由于大量数据频繁读写而影响系统性能的问题,在分析了应用程序各部分处理时间的基础上,介绍了一种基于Altera NiosⅡ嵌入式处理器的智能相机系统(Smart Camera System)。采用C2H(C语言转换至硬件加速,C-to-Hardware)编译器生成硬件加速器的方法来加速数据的读取和存储。同时通过修改LAN91C111网卡的驱动程序,将图像数据即时发送至以太网。该方法对于在数据处理实时性要求较高的图像采集产品中应用,有很大的实用价值。     

NiosⅡ软核下nRF24L01驱动开发

随着FPGA的集成度不断提高,制造成本不断降低,其作为替代ASIC来实现电子系统的前景日趋光明.利用SOPC(片上可编程系统)技术,将处理器、存储器、外设接口等功能模块集成到在FPGA CycloneⅣ系列芯片(EP4CE15F17C8)上,在片上系统中构建了用于nRF24L01射频芯片的SPI控制接口并提出了一种在NiosⅡ软核中实现nRF24L01驱动的方法.该方法节约了软核处理器的时间开销,具有扩展性强、设计灵活的优点.经实验验证,驱动高效可靠,满足要求.     

基于SOPC的网络视频终端处理器的设计

本文介绍了一种基于SOPC技术的网络视频终端处理器的设计方案,通过将Nios Ⅱ软核CPU,用户自定义逻辑模块、存储器,常用I/O口等集成到FPGA上,组成一个SOPC(片上可编程系统),实现网络视频终端处理器的硬件设计.在软件设计方面,嵌入uClinux操作系统,加入LwIP网络协议栈以及Web视频服务器等.本设计方案与传统方案相比,该方案降低了系统的成本,复杂性和功耗.     

工程爆破的FPGA多路同步数据采集控制器

介绍了一种在工程爆破振动数据采集中应用的控制器设计方案.系统采用Altera公司的FPGA作为主控制器芯片,其中集成控制逻辑单元与NiosⅡ软核嵌入式处理器二者结合成为单芯片控制器方案.控制器运用多路FIFO进行数据缓冲,顺序传输数据至外部存储器,实现了多路数据的同步采集.单芯片处理器电路结构设计简单可靠,系统采集了同...     

Avalon总线的音频编解码控制器IP核设计

介绍了基于Avalon总线的WM8731音频编解码控制器IP核的设计,包括音频数据访问接口模块和Avalon-MM接口模块等,并利用SOPC技术将其封装成可重用的IP核.自定义IP核的使用,有效降低了该芯片的开发难度,同时也使系统易于扩展和升级,具有较高的灵活性.在Quartus Ⅱ和ModelSim下使用VHDL语言完成了控制器的设计、仿真以及Nios Ⅱ系统的构建,并通过SignalTap Ⅱ逻辑分析仪进行了硬件测试.仿真和测试结果表明,该控制器满足WM8731各项时序要求.