排序方式: 共有15条查询结果,搜索用时 46 毫秒
1.
2.
文章设计了一种1.8-VRail-to-RailCMOS运算放大器。采用电平移位控制的互补差分输入级,实现了Rail-to-Rail的共模输入范围;由偏置在AB类的电流驱动的共源放大器构成输出级;为了能够处理宽的电平范围和得到足够的放大倍数,使用折叠式共源共栅结构作为前级放大。用CadenceSpectre仿真器,1.8V单电源供电,TSMC0.25-混合信号模型仿真,直流增益为80.18dB,相位裕度为65°,功耗336W。整个电路结构简单紧凑,适合于低电压应用。 相似文献
3.
4.
5.
一种基于SOC应用的Rail-to-Rail运算放大器IP核 总被引:2,自引:0,他引:2
采用上华0.6μm DPDM CMOS工艺,设计实现了一种基于片上系统应用的低功耗、高增益Rail-to-Rail运算放大器IP核.基于BSIM3V3 Spice模型,采用Hspice对整个电路进行仿真,在5V的单电源电压工作条件下,直流开环增益达到107.8dB,相位裕度为62.4°,单位增益带宽为4.3MHz,功耗只有0.34mW. 相似文献
6.
徐静萍 《西安邮电学院学报》2008,13(1):72-74
设计了一种采用0.6um CMOS工艺的低电压高精度的运算放大器电路。在设计中输入级采用两对跨导器件rail-to-rail的电路结构,从而实现输入级的跨导在整个共模输入范围内保持恒定。输出级采用AB类rail-to-rail推挽结构,达到高驱动能力和低谐波失真的目的。此运放可提供1.5V电压降,采用适当的输出负载,闭环电压增益,单位增益带宽和相位裕度分别达到了80dB,832kHz和64°。 相似文献
7.
8.
基于2μm标准P阱CMOS工艺,实现了一种1.5V低功耗Rrail-to-Rail CMOS运算放大器.本运算放大器采用两对跨导器作rail-to-rail输入级,并运用电流折叠电路技术,将最低电源电压降到VT+3VDS.sat.运放同时采用一种适合于低电压要求的对称AB类推挽电路作rail-to-rail输出级,获得了高驱动能力和低谐波失真.芯片测试结果表明,在100pF负载电容和1K负载电阻并联条件下,运放的静态功耗只有270μW,开环电压增益,单位增益带宽和相位裕度分别达到了70dB,2.2MHz和60. 相似文献
9.
轨到轨输入输出范围运算放大器的噪声分析和优化 总被引:1,自引:0,他引:1
这篇文章设计了一个轨到轨(Rail-to-Rail)输入输出范围的低噪声运算放大器,在输入级采用电流补偿的方法来稳定该运算放大器在整个输入共模范围内的跨导,在输出级使用了AB类的输出方法来提高运算放大器的输出范围,且详细分析了该运算放大器的噪声性能,在此基础上给出了改善该运算放大器噪声性能的方法,以此来提高该运算放大器的动态范围。 相似文献
10.