使用FPGA与SDRAM实现液晶显示控制模块的浅析

针对液晶显示控制板上存储器(SRAM)存储量小和频率低的情况,提出了基于DDR sdram作为显示存储器的LCD显示控制器的设计。使用了灵活性与可靠性高的现场可编程门阵列(FPGA)来实现各模块的逻辑功能,分析了实现LCD显示屏控制模块的方案。     

基于FPGA的DDR3存储控制的设计与验证

DDR3SDRAM是第三代双倍数据传输速率同步动态随机存储器,DDR3具有高速率、低电压、低功耗等特点[1-2];在DDR3控制器的实际使用中,如何将用户需要存储的数据在DDR3中快速存储非常重要,如果数据被送到DDR3接口的速度低,则会影响DDR3的存储速度,同时影响DDR3的实际应用,因此,针对DDR3存储器设计存储控制有重要的意义[2];基于此设计主要分为低速读写控制与高速流读写控制,低速读写控制主要用于小数据量的操作,高速流读写控制主要用于批量数据的存储操作;此设计在FPGA上通过了大量数据读写的验证,证明数据存储的正确性;经过测试,在高速流读写模式下,DDR3存储控制设计的带宽利用率最大为66.4%;此设计在功能和性能上均符合系统总体设计的要求。     

基于MPEG-2 TS流的数字视频信号可变延时器

本文设计了一种新的基于MPEG-2 TS流语法语义的数字视颇信号可变延时器。     

LPC2220外部扩展存储器的设计

本文介绍了LPC2220外部扩展存储器的设计方法,以FLASH存储器(SST39VF160)和SRAM存储器(IS61LV25616AL)为实例,给出具体应用电路,以及EMC内部寄存器的配置和初始化程序源代码.     

高速SDRAM控制器的嵌入式设计

为适应高数据吞吐速率的应用场合,在分析同步动态随机存储器(SDRAM)控制器工作原理的基础上,研究支持高数据处理效率可连续读写操作的存储控制算法。利用现场可编程门阵列设计SDRAM嵌入式存储控制器,采用CMD命令形式,根据猝发长度分配连续读写延时,通过数据通道控制与读写操作协同工作提高数据处理效率。测试结果表明,该控制器运行频率高于100 MHz,数据处理效率大于95%,适用于视频采集数据缓存及大型LED显示控制中。     

高速信号采集存储及传输系统的设计与实现

为解决高速数据采集系统中的数据缓存和传输速度瓶颈,设计并实现了一种基于光纤通道协议和DDR2 SODIMM存储的高速数据传输、存储系统。利用Stratix Ⅳ GX系列FPGA和QuartusⅡ中自带的DDR2 IP核以及高速收发器IP核,实现了PCI9056的本地接口、DDR2控制器、光纤通道协议和高速串行数据的转换发送,最终实现了数据的高速存储和传输。     

基于DSP和FPGA的全景图像处理系统设计与实现

设计了基于DSP和FPGA的全景图像处理方案,FPGA完成图像采集,DSP完成图像的各种处理算法。利用FPGA设计了基于乒乓缓存机制的SDRAM控制器;采用EDMA方式,完成了DSP与FPGA的数据交换。测试结果表明,DSP+FPGA折反射全景图像处理系统完成了对分辨率为2 048×2 048、每秒15帧的Camera Link接口的全景图像的实时采集及缓存解算,并以1 024×768的分辨率进行实时显示。     

单片SDRAM的数据读写乒乓操作设计

针对数字视频图像采集及其显示系统中高速实时的数据需要缓存的问题,提出一种基于FPGA的SDRAM控制器设计。在研究SDRAM的逻辑结构的基础上,利用Verilog语言实现了SDRAM的初始化以及读写操作,同时提出一种仅使用一块SDRAM进行数据写入和读出的乒乓操作的方法,并且使用FIFO实现了异步时钟数据的交换。实验仿真波形图表明该设计能很好的实现SDRAM控制器的数据缓存以及数据读写的乒乓操作。     

TMS320C6202外部扩展存储器接口设计

介绍TMS320C6202几种常用外部存储器接口设计。结合实际系统，分析设计中的重点和难点。其方法对DSP扩展外部存储器特别是C6000系列接口设计具有普遍意义。     

TMS320C6000 DSP芯片的外围高速电路设计

随着DSP运行速度越来越快,其外围电路的设计直接关系到数字信号处理设备设计的成功与否.通过对TMS320C6000系列DSP芯片外围电路设计的关注,总结了针对这些电路的一些应用技巧和使用经验.