基于FPGA的精密离心机光栅信号细分系统

介绍一种基于FPGA的精密离心机光栅信号细分系统。说明了光栅信号的产生过程和基本处理方法,提出了一种综合EDA技术与光栅莫尔条纹电子学细分技术的设计方案。通过VerilogHDL实现该系统的主要设计,并利用ISE软件进行了仿真试验。试验表明,该系统具有捕捉速度快、跟踪精度高、相位误差小、成本低廉等特点。     

ARM和CPLD实现温室多路数据采集控制系统

本文针对现代温室控制中数据采集点数多的问题提出了一种基于高性能ARM控制器和CPLD的多路模拟量、数字量采集与控制系统设计方案,并给出了主要软件设计思路和仿真结果。该设计比传统的温室控制方案具有更高的数据处理能力和灵活性。     

模式匹配算法在FPGA芯片上的设计与实现

随着网络技术的发展,在硬件上增加模式匹配的功能模块,来提高网络数据处理速度的需求越来越普遍。对目前现有的模式匹配算法进行了研究,并结合数字逻辑电路的特点,在现场可编程门阵列（FPGA）芯片上实现了字符串的模式匹配功能。最后,借助电子设计自动化（EDA）工具对设计进行了验证和性能分析,结果表明符合设计需求。     

基于FPGA和USB的惯性测量组合测试系统设计

为实现某型惯性测量组合的自动化测试,设计了基于FPGA的测试系统,主要完成对惯性测量组合输出的舍有关键信息的3路频率及12路脉冲的测试.测试系统采用模块化设计,包括信号调理模块、分频模块、频率测量模块、12路脉冲计数模块、多路转换模块.测试系统接口采用USB形式,选用商品化的USB20C模块实现USB接口的设计,缩短了设计周期.实验表明,该系统满足设计要求,实现了惯性测量组合的自动化测试.     

TD_SCDMA系统联合检测硬件实现

联合检测作为TD-SCDMA系统的关键技术之一,可以为系统降低干扰、提高频率利用率、扩大容量、削弱“远近效应”的影响、降低功控要求,而且,对降低无线网络成本也起到很大的作用。本文介绍了用硬件实现终端联合检测的方法,并给出仿真时序图。     

基于CPLD的接收机DAGC电路实现

介绍用VerilogHDL语言完成CPLD器件内部编程,实现跟踪雷达接收机的数字化自动增益控制的方法.     

红外遥控发/收数据通信系统的EDA实现

分析了红外线遥控系统的数据编码和传输机制;设计了基于红外线的数据发送和接收系统;用VerilogHDL语言设计了信号编/解码核心电路,外围电路包括红外发/收器件、晶振、显示电路等;在ModelSim6.2仿真工具中进行了仿真测试;用Xilinx ISE9.1软件进行了综合、适配和FPGA器件下载测试,并用Agilent 16823A逻辑分析仪进行了数据采集显示验证,结果表明该电路实现了数据发送和接收功能,符合红外遥控数据传输协议.     

基于CPLD技术和VerilogHDL实现CCD驱动电路设计

针对电荷耦合器件CCD在进行图像扫描时需要稳定的外部驱动电路支持才能工作,而以往设计的驱动电路存在体积大、易受干扰等缺点,以TCD1703C为例,设计出一种基于复杂可编程逻辑器件（CPLD）的时序驱动电路。本驱动电路各模块采用VerilogHDL语言编写,减少了驱动电路体积,同时具有较好的稳定性和保密性。     

基于Verilog HDL的DDS任意波形发生器设计

简单介绍了直接数字频率合成技术（DDS）,利用DDS设计任意波形发生器,其能够产生矩形波、正弦波、三角波、锯齿波等多种波形;采用Verilog HDL语言实现了各个模块功能。并在QuartusⅡ6．0开发环境下进行仿真。下载至cyclone Ⅱ系列FPGA芯片得到验证。     

20×18位符号定点乘法器的FPGA实现

在数字信号处理中经常需要进行乘法运算,乘法器的设计对整个器件的性能有很大的影响,在此介绍20×18比特定点阵列乘法器的设计.采用基4-Booth算法和4-2压缩的方案,并采用先进的集成电路工艺,使用SMIC 0.18μm标准单元库,提高了乘法器的速度,节省了器件.利用Xilinx FPGA(xc2vp70-6ff1517)对乘法器进行了综合仿真,完成一次乘法运算的时间为15.922 ns,在减少乘法器器件的同时,提高了乘法器的速度,降低了器件的功耗.