Determination of optimal size of the de-jitter buffer of a receiving router

The influence of the size of the de-jitter buffer of a receiving router and of the network load on the transmission quality of voice traffic is investigated by means of simulation modeling. The optimal size of the de-jitter buffer that supports an acceptable level of loss of voice packets and a propagation time of the voice signal that corresponds to accepted standards is determined.     

Framework for Better Understanding a Face-to-Face Videoconferencing Using H.263 Codec

Face-to-face Videoconferencing is a popular option for many large organizations because it minimizes the need for travel. Instead of continually paying for traveling expenses, a company can either pay to set up a high speed network which has many usages (including videoconferencing) or they can rent time on an existing network. Employees will also no longer be burdened with the need to travel. While face-to-face videoconferencing performance is heavily influenced by the underlying hardware and software, a g...     

AC48304C－C语音芯片在卫星通信系统中的应用

语音是卫星通信中很重要的一种业务,简要介绍了AC48304C－C语音芯片的基本性能及工作原理,并结合时分多址（TDMA）卫星通信系统的特点,给出了一种基于这种芯片设计的四路语音编解码系统的软硬件设计,以及实现方案,在构建的卫星通信系统平台上进行了大量的软硬件实验和测试,结果表明此方案具有很好的效果,从实际工作经验中总结出该芯片开发的设计要点。     

AD73322与C54X DSP接口设计

在语音设备的设计过程中,有一重要环节就是选择合适的模拟通道器件与DSP配合工作;在所完成的某小型便携式语音终端的硬件平台开发中,选取TMS320C5416用于语音编解码等复杂语音信号处理;而在众多可以与该DSP配合的AD、DA器件中,集A/D和D/A转换于一身的AD73322成为最好的选择;文中以实际设计案例给出了单片AD73322及多片AD73322级联(外部音频通道较多的场合)与TMS320C5416芯片配合使用的硬件连接方法和编程策略;对于类似的DSP+AD/DA硬件平台设计具有普遍的参考意义。     

Avalon总线的音频编解码控制器IP核设计

介绍了基于Avalon总线的WM8731音频编解码控制器IP核的设计,包括音频数据访问接口模块和Avalon-MM接口模块等,并利用SOPC技术将其封装成可重用的IP核.自定义IP核的使用,有效降低了该芯片的开发难度,同时也使系统易于扩展和升级,具有较高的灵活性.在Quartus Ⅱ和ModelSim下使用VHDL语言完成了控制器的设计、仿真以及Nios Ⅱ系统的构建,并通过SignalTap Ⅱ逻辑分析仪进行了硬件测试.仿真和测试结果表明,该控制器满足WM8731各项时序要求.     

Real-Time MPEG-2 Video Codec System Using Multiple Digital Signal Processors

A real-time MPEG-2 video codec system, called the KAIST image computing system (KICS), was developed using multiple multimedia video processors (MVP, TMS320C80). The number of computations and optimum implementation of the MPEG-2 algorithm were analyzed for real-time processing. An MVP simulator was used to perform the timing analysis for the real-time MPEG-2 encoding and decoding, and it verified the design of the KICS. Task partitioning and mapping of the MPEG-2 algorithm to multiple MVPs were performed based on load-balancing, minimum data I/O, and the properties of the MVP. The KICS uses five MVPs for MPEG-2 real-time encoding of a main profile at the main level whereas it uses three MVPs for real-time decoding.     

基于CPLD的曼彻斯特编译码实现

根据CPLD可编程技术具有功能集成度高,系统设计加快,设计灵活,可靠性高,费用低的特点,本文采用Al-tera公司的MAX+PLUSⅡ开发软件,用AHDL或VHDL语言实现测井系统中3508XA中的曼彻斯特(Manchester)编译码器进行,最终实验结果说明用CPLD可编程技术完全可实现曼彻斯特编译码器HD-15530的逻辑功能。     

数字话音编解码器现状

文章参考国际上关于ISO/MPEG数字话音压缩的最新标准和数字话音编解码的最新进展,对数字话音的压缩和数字话音编解码的兼容性及选择原则做了较全面的分析,并对一些最新的数字话音编解码器产品做了介绍。     

OMNET++与H. 264视频编解码器的联合仿真研究

近年来流行的网络仿真平台OMNET++由于欠缺对应用层视频特性的考虑而不能有效地评估在视频传输等多媒体业务的要求下无线Ad hoc网络中协议算法的性能。为了解决以上问题,提出了一种OMNET++与H. 264视频编解码器联合仿真的方法,它以H. 264编码器作为OMNET++的数据源,并以H. 264解码器作为视频传输质量的检验平台。利用提出的联合仿真方法,对视频在无线Ad hoc网络中的传输进行了仿真,并评估了该网络中IEEE802. 11多址接入协议的性能。实验表明,提出的联合仿真方法能够为无线Ad hoc网络协议算法的设计与改进提供有效的检验平台。     

异构双核SoC中的VLIW并行技术研究

VLIW(超长指令字)负担了音视频编解码的绝大部分运算功能,对它的负荷及结构的定量分析是SoC系统设计的核心。从音视频解码对VLIW的性能要求出发,通过对解码算法的并行性研究,给出了VLIW结构的定量分析方法。双核SoC系统采用SMIC0.18μmCMOS标准单元库进行逻辑综合和优化,时钟频率为100MHz,硬件规模约为113.5万等效门。