面向航空通信应用的边沿触发器教学设计

研究和分析了面向航空通信应用的边沿触发器教学设计。以边沿触发电路实现原理为核心,引导边沿触发机制的探究式学习；以航空机载网络通信为具体应用背景,引入科学研究和工程实现中实际问题,设计曼切斯特码检测系统实验；使得边沿触发器教学成为“知识再创造”的过程和创新实践的新载体,以期培养新工科背景下的独立、创新和实践精神。     

基于MOBILE的JK触发器设计

介绍了一种新型量子逻辑单元电路——单稳双稳转换逻辑单元及其工作原理,在此基础上探讨并设计了以MOBILE为基本单元电路的具有同步置位复位功能的边沿型JK触发器电路,从而丰富了量子电路中触发器的类型     

叶片测量仪系统的工作原理及其应用

本文论述了叶片测量仪的结构及工作原理。介绍了叶片测量仪硬件和软件系统及住实际工作中的应用,并探讨了叶片测量仪的发展趋势和应用前景。     

FPGA设计中的亚稳态及其缓解措施

亚稳态是异步数字电路设计中的固有现象。针对FPGA产品研制中的亚稳态问题,分析了其产生的原因,阐述了亚稳态对系统可靠性的影响和评估方法,并针对单比特异步传输、多比特异步传输和复位三种情况下的亚稳态提出缓解措施。该措施可以在工程实践中参考使用。     

MCS51单片机对电磁振动给料机的控制

介绍了以采用模数转换芯片A/D574A、过零触发器、MCS51单片机为主的控制系统对电磁振动给料机振幅的数据检测及处理方法.通过对其接口电路软件和硬件的分析,展示了该电路的实用性.     

同步任意值计数器的设计

多值计数器的设计与二值计数器的设计不相同，因为一般多值触发器本身并不具有多值计数功能，所以多值计数器的设计首先要解决如何实现一位多值计数器的计数问题；另外要解决如何实现多位计数器的低位向高位的进位问题．此外，还介绍了几种具有代表性的四值计数器的设计，其方法可适用于任意值计数器的设计．     

一种简单实用的差频方法原理研究及应用

介绍了D触发器差频的方法和应用条件,用最基础的时序分析的方法,对D触发器差频做一个理论上的验证,定量给出应用条件,并分析了产生误差的原因和最大的误差范围。同时,对这一方法的应用范围进行了拓展,给出了输入方波不对称时,对占空比限制的关系式。我们用软件仿真和试验结果验证了结论．并介绍了我们如何将D触发器差频方法用在湿度传感器的频率检测上。     

一种InGaP/GaAs HBT高速预分频器MMIC

采用Foundry提供的InGaP/GaAs HBT工艺设计了一种数字静态除2高速预分频器MMIC.流片测试结果与仿真结果基本吻合,最高工作频率高于仿真结果.设计过程在速度和功耗之间进行了折中,并且考虑了自谐振频率对电路的影响.测试结果显示:在5V电源电压下,该预分频器静态电流为60mA,最高工作频率达到15GHz,自谐振频率为19.79GHz.该MMIC可以直接应用到S-X波段射频微波系统中.     

Design of testable sequential circuits by repositioning flip-flops

This paper presents a technique to enhance the testability of sequential circuits by repositioning flip-flops. A novel retiming for testability technique is proposed that reduces cycle lengths in the dependency graph, converts sequential redundancies into combinational redundancies, and yields retimed circuits that usually require fewer scan flip-flops to break all cycles (except self-loops) as compared to the original circuit. Our technique is based on a new minimum cost flow formulation that simultaneously considers the interactions among all strongly connected components (SCCs) of the circuit graph to minimize the number of flip-flops in the SCCs. A circuit graph has a vertex for every gate, primary input and primary output. If gatea has a fanout to gateb, then the circuit graph has an arc from vertexa to vertexb. Experimental results on several large sequential circuits demonstrate the effectiveness of the proposed retiming for testability technique in reducing the number of partial scan flip-flops.     

0．18μm 12GHz CMOS八分频电路设计

提出了一种基于高速锁存器的CMOS高速分频器结构，阐述了其工作速度，工作范围，前后级级联电路设计。采用典型的TSMC0．18μm／1．8V工艺模型，通过Agilent的ADS进行模拟验证，得到其最高工作速度为12GHz，工作范围为3～12GHz，在6～12GHz内，输入灵敏度不小于100mV，功耗小于28mw。