一种高性能Folded-Cascode运算放大器的设计

介绍了一种高性能Foldcd-Cascode运放的电路结构,它具有先进的偏置电源结构以调节输出动态幅度、动态开关电容反馈电路用于控制运放输出端的稳定性、合理地关断电路以降低电路非工作时的功耗等特点.运用HSPICE对电路进行了模拟,并给出了结果.     

0.9V2.4GHz CMOS低噪声放大器设计

使用TSMC0.18μm RF CMOS工艺,设计一个低电压折叠式共源共栅结构低噪声放大器(LNA).利用性能系数FoM(Figure of Merit)衡量其整体性能,并通过仿真找到使FoM最大的偏置电压.使用Cadence SpectreRF仿真表明,在0.9V电源下,2.4GHz处的反射系数良好.噪声系数NF仅为...     

一种用于角度传感器中的仪表放大器

主要设计了一种用于角度传感器系统中的仪表放大器。为了满足角度传感器系统中对信号频率的要求,需要仪表放大器的带宽足够宽能够达到3.3 MHz。该电路采用标准三运算放大器结构电路,以折叠共源共栅结构的放大器为基础,对共模信号进行抑制,对差分信号进行放大,提高了放大器的精度,增大了仪表放大器的带宽。采用Chartered 0.35μm CMOS双栅工艺对电路进行仿真和流片验证,测试结果表明:在0.8～2.85 V内,仪表放大器的共模抑制比达到了102 dB,带宽能够达到3.3 MHz,输出摆幅为1.7 V,电路功能良好,达到了设计要求,该电路可用于汽车电子以及医疗设备系统。     

一种全差分的高速CMOS运算跨导放大器(OTA)的优化设计

全差分高速CMOS运算跨导放大器由一个折叠-级联输入级和一个共源输出增益级构成,并采用Cascode补偿技术．在对运算跨导放大器的性能做了详细的分析后,设计出一个采用单纯形优化算法的优化程序,它能够快速地设计出满足指标的运算跨导放大器．最后给出了一个设计实例．     

用于微机械加速度计的亚微米工艺ADC设计

为了满足高性能微机械加速度计输出数字化的应用需求,基于亚微米工艺提出了一种16位高阶∑Δ模数转换器。采用五阶前馈单比特量化的方法,实现转换器低失真输出。前级积分器采用增益增强折叠共源共栅一级运放结构,提高低频增益,减少前级运放增益非线性对转换器失真的影响。应用积分器输出摆幅优化的方法和开关电容共模反馈电路的方案降低了整体功耗。测试结果表明,当采样频率为8MHz时,小信号输入失真度低于90dB;在低功耗模式下采样频率降低到4MHz,失真度接近90dB。这种高集成大动态范围的五阶前馈∑Δ模数转换器结构实现了16位输出精度,能够满足微机械加速度计的输出信号转换要求。     

一种高CMRR和PSRR的共源共栅放大器

针对传统运算放大器共模抑制比和电源抑制比低的问题,设计了一种差分输入结构的折叠式共源共栅放大器。本设计采用两级结构,第一级为差分结构的折叠式共源共栅放大器,并采用MOS管作为电阻,进一步提高增益、共模抑制比和电源电压抑制比;第二级采用以NMOS为负载的共源放大器结构,提高增益和输出摆幅。基于LITE—ON40V1．0μm工艺,采用Spectre对电路进行仿真。仿真结果表明,电路交流增益为125．8dB,相位裕度为62.8°,共模抑制比140．9dB,电源电压抑制比125．5dB。     

1V高线性度2.4GHz CMOS低噪声放大器

讨论了低噪声放大器(LNA)在低电压、低功耗条件下的噪声优化及线性度提高技术.使用Chartered 0.25μm RF CMOS 工艺设计一个低电压折叠式共源共栅LNA.后仿真结果表明在1V电源下,2.36GHz处的噪声系数NF仅有1.32dB,正向增益S21为14.27dB,反射参数S11、S12、S22分别为 -20.65dB、-30.27dB、-24dB,1dB压缩点为-13.0dBm,三阶交调点IIP3为-0.06dBm,消耗的电流为8.19mA.     

一种高单位增益带宽CMOS全差分运算放大器

设计并讨论了一种高单位增益带宽CMOS全差分运算放大器。由于折叠共源共栅结构电路具有相对高的单位增益带宽以及开关电容共模反馈电路稳定性好、对运放频率特性影响小等优点,故设计的放大器采用了折叠共源共栅结构以及开关电容共模反馈电路技术,并达到了高单位增益带宽的设计目的。基于TSMC0·25μmCMOS工艺,仿真结果表明,在2·5V的单电源电压下,运算放大器的直流开环增益为70dB,单位增益带宽为500MHz。     

一种用于流水线ADC的CMOS运算放大器的设计

设计了一种全差分高速高增益的CMOS运算跨导放大器。该放大器采用了折叠式共源共栅结构,并用增益自举技术提高运算放大器的直流增益。为了实现较大的输出电压摆幅和较低的电路直流功耗,主运放采用了开关电容共模反馈。该放大器可用于10位50MHz的流水线ADC电路中。基于CSMC0.5工艺库,电源电压3.3V,仿真结果表明,在5p的负载电容下,运算放大器的增益为106dB,单位增益带宽为371MHz。     

低压Rail-to-Rail CMOS运算放大器的设计

基于0.5μm标准CMOS工艺,设计了一种带有恒跨导输入级的轨对轨(rail-to-rail)低压CMOS运算放大器.采用折叠式共源共栅差分电流镜放大器输入级和改进的CMOS AB类输出级,实现了电源满幅度的输入输出和恒输入跨导.用Cadence Spectre仿真器,对整个电路在3.3 V工作电压下进行仿真,其直流开环增益AV=70.6 dB,相位裕度PM=71°,单位增益带宽GB=1.37 MHz.芯片面积为0.7 mm×0.4 mm.实际测试结果与模拟结果基本一致.