WCDMA 900MHz引入后GSM900减容降配及AMR半速率应用分析

主要是对WCDMA 900MHz区域内的GSM900网络减容降配进行研究。首先介绍了GSM900网络减容降配的背景,然后分析了GSM900网络减容降配的方案和流程,最后提出了中国联通GSM900网络减容降配的原则。     

基于周期性话务模型分析的半速率白适应调整

在GSM网络中,半速率常被运用作为提升网络容量的一种手段,然而半速率会严重影响用户的通话质量。文中通过用户移动性规律反映出小区级话务的波动特点,进行数理统计分析,得出了统计小区波动的分布;利用小区波动分布特性,合理地运用半速率来解决了周期的话务波动性,平衡了周期性波动容量和话音质量的矛盾。运用自适应性技术解决网络的突发话务问题,合理地运用半速率提升了容量并降低了对话音质量的影响。     

占空比优化的1.25GHz CMOS锁相环

半速率高速串行接口同时使用时钟的正/负边沿作为发送数据的定时基准,数据码元的定时长度直接由时钟的占空比决定,因此锁相环的输出时钟的占空比显得尤为重要。本文基于0.13μmCMOS工艺设计实现了一款1.25GHz的高频锁相环。该锁相环基于环形振荡器结构,使用互补相位调节技术实现输出时钟的占空比平衡。流片测试结果表明,该锁相环能够稳定输出1.25GHz的高频时钟,实测输出时钟的占空比能够稳定在49.86%～52.89%的范围内,平均占空比为51.21%。     

提高GSM无线网抗话务冲击能力的解决方案

本文主要介绍提高GSM无线网抗话务冲击能力的主要解决方案.对半速率、载波池、小区合并、小区分裂、小区负荷分担、载波调整等六种主要解决方案的原理、优缺点和适用范围逐一介绍.     

高精度CMOS时钟占空比纠正器的设计

设计并实现了一种使用90nm CMOS工艺制造的高精度CMOS占空比纠正器。它的核心电路工作电压为1V,最高工作频率为10GHz。占空比纠正器负责对高速数字电路中的时钟占空比进行纠正,以减小占空比失真造成的确定性抖动。设计利用差分电荷泵方式完成对时钟占空比信息的提取,然后通过闭环负反馈环路来完成失真纠正工作。仿真结果表明,占空比纠正精度非常高,占空比剩余误差在1%以内。     

利用半速率技术改善GSM系统性能

GSM网经过多年建设,己进入稳步发展阶段.但是由于受到网络频率资源的限制,网络容量与话务量增长之间的矛盾日益突出.文中介绍了半速率技术特点和爱尔兰B的概念,通过采用半速率技术,在不需要额外增加载频或额外投入频率资源的情况下,能有效地解决突发话务量和高话务量问题.最后提出了开启半速率信道的建议.     

采用0.18 μm CMOS工艺的高速模拟自适应判决反馈均衡器

采用0.18 μm CMOS工艺设计实现适用于高速背板通信的2抽头模拟自适应判决反馈均衡器(DFE). 采用半速率结构提高电路工作速度, 降低功耗, 并设计由乘法器和积分器构成的模拟最小均方(LMS)自适应电路. 为了改善自适应算法的效果, 对模拟LMS电路进行优化设计, 使其既满足自适应算法的收敛性和稳定性要求, 又能获得较小的积分误差, 并且积分器能够输出稳定的偏置电压. 包括整个焊盘在内的芯片面积为0.378 mm². 测试结果表明：电路自适应开启时能够对4 GHz损耗为12 dB的信道进行有效补偿, 且垂直张开度和水平张开度分别达到275.5 mV和72 ps, 均衡效果明显优于自适应关闭状态. 当电源电压为1.8 V、工作速度为8 Gb/s时,电路的功耗为49.9 mW. 所设计的模拟自适应DFE电路更适用于25 G及以上的高速通信链路系统.     

适用于半速率CDR改进型VCO的设计与实现

在0.13μm数字CMOS工艺下设计实现了一种改进型的差分振荡器电路,该电路采用四级环形结构,其中心工作频率为1.25 GHz,版图面积为50μm×50μm,工作范围1.1～1.4 GHz,VCO的增益约为300 MHz/V,在1.2 V电源电压下、工作频率为1.25 GHz时的平均功耗约为10 mW.版图后模拟结果表明,该VCO输出的四相时钟信号间隔均匀,占空比接近50%,可适用于基于PLL的2.5 Gbps的半速率时钟数据恢复电路.     

Dynamic half-rate connections in GSM

Dynamic half-rate is an optional feature that allows a Global System for Mobile communication (GSM) cell to switch new incoming half-rate capable calls to half-rate speech coding, when the cell is nearly congested. Since two half-rate speech calls can be put together in one single-time slot, dynamic half-rate has the potential to double the radio capacity of the cell. We develop a new queueing model to analyze the performance of this feature. This model is based on a reduction of the state space, which makes an efficient approximation possible. The developed approximation is a modification of the well-known Kaufman–Roberts recursion. It turns out to be extremely accurate, computationally efficient and approximately insensitive with respect to the holding time distribution. Finally, with the help of this approximation the benefits of dynamic half-rate are shown both by theoretical cases and by data from a field study in the Vodafone-Netherlands network.     

一种新型的高速时钟数据恢复电路的设计和验证

针对高速(Gbit/s)串行数据通信应用,提出了一种混合结构的高速时钟数据恢复电路。该电路结构结合鉴频器和半速率二进制鉴相器,实现了频率锁定环路和相位恢复环路的同时工作。和传统的双环路结构相比,在功耗和面积可比拟的前提下,该结构系统的复杂度低、响应速度快。电路采用1.8 V,0.18μm CMOS工艺流片验证,测试结果显示在2 Gbit/s伪随机数序列输入情况下,电路能正确恢复出时钟和数据。芯片面积约0.5 mm~2,时钟数据恢复部分功耗为53.6 mW,输出驱动电路功耗约64.5 mW,恢复出的时钟抖动峰峰值为45 ps,均方根抖动为9.636 ps。