全文获取类型
收费全文 | 11657篇 |
免费 | 1269篇 |
国内免费 | 863篇 |
专业分类
电工技术 | 2756篇 |
综合类 | 927篇 |
化学工业 | 213篇 |
金属工艺 | 198篇 |
机械仪表 | 661篇 |
建筑科学 | 153篇 |
矿业工程 | 283篇 |
能源动力 | 84篇 |
轻工业 | 65篇 |
水利工程 | 62篇 |
石油天然气 | 96篇 |
武器工业 | 87篇 |
无线电 | 5882篇 |
一般工业技术 | 422篇 |
冶金工业 | 202篇 |
原子能技术 | 159篇 |
自动化技术 | 1539篇 |
出版年
2024年 | 31篇 |
2023年 | 81篇 |
2022年 | 148篇 |
2021年 | 231篇 |
2020年 | 243篇 |
2019年 | 150篇 |
2018年 | 170篇 |
2017年 | 311篇 |
2016年 | 374篇 |
2015年 | 406篇 |
2014年 | 753篇 |
2013年 | 716篇 |
2012年 | 947篇 |
2011年 | 1061篇 |
2010年 | 742篇 |
2009年 | 806篇 |
2008年 | 840篇 |
2007年 | 969篇 |
2006年 | 874篇 |
2005年 | 696篇 |
2004年 | 605篇 |
2003年 | 519篇 |
2002年 | 447篇 |
2001年 | 385篇 |
2000年 | 284篇 |
1999年 | 202篇 |
1998年 | 133篇 |
1997年 | 135篇 |
1996年 | 132篇 |
1995年 | 96篇 |
1994年 | 70篇 |
1993年 | 64篇 |
1992年 | 49篇 |
1991年 | 40篇 |
1990年 | 20篇 |
1989年 | 18篇 |
1988年 | 17篇 |
1987年 | 7篇 |
1986年 | 4篇 |
1985年 | 2篇 |
1984年 | 1篇 |
1983年 | 5篇 |
1981年 | 1篇 |
1966年 | 1篇 |
1962年 | 1篇 |
1959年 | 1篇 |
1955年 | 1篇 |
排序方式: 共有10000条查询结果,搜索用时 31 毫秒
1.
This paper focuses on the design of a 2.3–21 GHz Distributed Low Noise Amplifier (LNA) with low noise figure (NF), high gain (S21), and high linearity (IIP3) for broadband applications. This distributed amplifier (DA) includes S/C/X/Ku/K-band, which makes it very suitable for heterodyne receivers. The proposed DA uses a 0.18 μm GaAs pHEMT process (OMMIC ED02AH) in cascade architecture with lines adaptation and equalization of phase velocity techniques, to absorb their parasitic capacitances into the gate and drain transmission lines in order to achieve wide bandwidth and to enhance gain and linearity. The proposed broadband DA achieved an excellent gain in the flatness of 13.5 ± 0.2 dB, a low noise figure of 3.44 ± 1.12 dB, and a small group delay variation of ±19.721 ps over the range of 2.3–21 GHz. The input and output reflection coefficients S11 and S22 are less than −10 dB. The input compression point (P1dB) and input third-order intercept point (IIP3) are −1.5 dBm and 11.5 dBm, respectively at 13 GHz. The dissipated power is 282 mW and the core layout size is 2.2 × 0.8 mm2. 相似文献
2.
1-read/1-write (1R1W) register file (RF) is a popular memory configuration in modern feature rich SoCs requiring significant amount of embedded memory. A memory compiler is constructed using the 8T RF bitcell spanning a range of instances from 32 b to 72 Kb. An 8T low-leakage bitcell of 0.106 μm2 is used in a 14 nm FinFET technology with a 70 nm contacted gate pitch for high-density (HD) two-port (TP) RF memory compiler which achieves 5.66 Mb/mm2 array density for a 72 Kb array which is the highest reported density in 14 nm FinFET technology. The density improvement is achieved by using techniques such as leaf-cell optimization (eliminating transistors), better architectural planning, top level connectivity through leaf-cell abutment and minimizing the number of unique leaf-cells. These techniques are fully compatible with memory compiler usage over the required span. Leakage power is minimized by using power-switches without degrading the density mentioned above. Self-induced supply voltage collapse technique is applied for write and a four stack static keeper is used for read Vmin improvement. Fabricated test chips using 14 nm process have demonstrated 2.33 GHz performance at 1.1 V/25 °C operation. Overall Vmin of 550 mV is achieved with this design at 25 °C. The inbuilt power-switch improves leakage power by 12x in simulation. Approximately 8% die area of a leading 14 nm SoC in commercialization is occupied by these compiled RF instances. 相似文献
3.
Dong‐Wook Kim 《ETRI Journal》2006,28(1):84-86
This letter presents a small‐sized, high‐power single‐pole double‐throw (SPDT) switch with defected ground structure (DGS) for wireless broadband Internet application. To reduce the circuit size by using a slow‐wave characteristic, the DGS is used for the quarter‐wave (°/4) transmission line of the switch. To secure a high degree of isolation, the switch with DGS is composed of shunt‐connected PIN diodes. It shows an insertion loss of 0.8 dB, an isolation of 50 dB or more, and power capability of at least 50 W at 2.3 GHz. The switch shows very similar performance to the conventional shunt‐type switch, but the circuit size is reduced by about 50% simply with the use of DGS patterns. 相似文献
4.
5.
宽带DDS跳频源设计 总被引:1,自引:0,他引:1
直接数字合成(DDS)简单可靠、控制方便,具有很高的频率分辨率,高速转换,非常适合快速跳频的要求。在对DDS基本原理进行了简要介绍和分析后,提出宽带跳频源设计方案。 相似文献
6.
7.
CMOS光接收机主放大器设计 总被引:1,自引:0,他引:1
利用CMOS工艺设计一种用于SDH STM 4速率级(622 Mb/s)光纤用户网的光接收机放大电路。此电路由输入/输出缓冲、主放大单元、偏置补偿电路4部分组成。通过直接耦合技术提高增益,降低功耗;利用有源电感负载提高系统带宽。采用商用SmartSpice电路仿真软件和CSMC HJ 0.6μm工艺参数对该电路进行仿真。结果表明,该电路在5 V工作电压下中频增益为81 dB,3 dB带宽为470 MHz。 相似文献
8.
9.
10.
采用0.8μm标准数字CMOS工艺(VTN0=0.836V,VTP0=0.930V),设计并流片验证了具有宽工作电压范围(3~6V),可作SOC系统动态电源管理芯片内部误差放大器应用的单电源CMOS运算放大器。该误差放大器芯核同时具有适合低电压工作,并对工艺参数变化不敏感的优点。对于相同的负载情况,在3V的工作电压下,开环电压增益AD=83.1dB,单位增益带宽GB=2.4MHz,相位裕量Φ=85.2°,电源抑制比PSRR=154.0dB,转换速率Sr=2.2V/μs;在6V工作电压下,AD=85.1dB,GB=2.4MHz,Φ=85.4°,PSRR=145.3dB,Sr=3.4V/μs。 相似文献