排序方式: 共有48条查询结果,搜索用时 15 毫秒
1.
异或门鉴相在计量光栅检测中的应用 总被引:1,自引:0,他引:1
本文比较了异或门鉴相与双稳态鉴相的差异,指出采用异或门鉴相原理在检测计量光栅刻划误差中的优势,介绍了在实际工作中得到验证的情况。 相似文献
2.
3.
陈关友 《电子制作.电脑维护与应用》2009,(1):24-26
虽然数字温度计很多,但是电子制作爱好者仍然追求价廉物美的作品。《LM35的数字温度计制作》采用LM35做测温探头,比通常采用的AD590集成温度传感器便宜了10倍左右。本文详细介绍了此款数字温度计设计、制作、调试。 相似文献
4.
该文利用高非线性光纤的非简并四波混频效应实现高速全光逻辑异或门.由于非简并四波混频过程中输出和输入光信号的复振幅是线性关系,因此,产生的闲频光携带了两束载波抑制归零差分相移键控调制格式的信号光的全光逻辑异或信息.通过数值模拟仿真,实现了100Gbit/s的全光逻辑异或门,并分析了信号光功率和探测光波长对全光逻辑异或门性能的影响. 相似文献
5.
提出井阐述了以异或门为基础的组合逻辑电路的设计原理和设计方法,结合具体实例,指明了谊方法的适用范围,以及在优化逻辑设计、提高电路性能方面的优越性。 相似文献
6.
7.
全光加密技术是解决目前光纤通信网的加解密速率瓶颈及物理层潜在的安全威胁的有力保证。针对现有全光异或加解密方案工作速率普遍较低的问题,在传统的SOA-MZI型全光异或门的基础上,利用两段色散互补的G.655单模光纤,并结合一个相位偏移器设计了一种改进型SOA-MZI全光异或方案,以该改进方案作为全光安全处理器在OptiSystem7.0仿真平台上搭建新的全光异或加解密方案,对输入信号比特速率分别为10Gb/s和40Gb/s的加解密方案进行了仿真实验验证。结果表明:基于改进型SOA-MIZ全光异或门的加解密方案可将全光异或加解密速率提高到40Gb/s,并且解密恢复出的明文数据的消光比约可以达到20dB,最大Q值约为25.7,加解密过程不会对通信系统引入额外误码。 相似文献
8.
本文介绍一种降低时钟网络功耗的方法。该方法基于电路中寄存器本身的状态值,在采用异或门进行自选通后构建时钟树结构,从而减少时钟信号额外翻转,降低芯片功耗。将该方法应用于一款基于SMIC0.18μmEflash 2p4m工艺下的非接触式智能卡芯片的物理设计。仿真结果表明,与传统时钟树综合方法相比,芯片功耗降低了10.7%。 相似文献
9.
综述了全光半加器的研究进展和现状.阐述了不同结构全光半加器的工作原理、优缺点,并展望了全光半加器未来的发展方向.Abstract: It is summarized for current all-optical half-adder.The principles of different kinds of all-optical half-adders are analyzed,and their advantages and disadvantages are also discussed.Finally,the prospects of all-optical half-adder are given. 相似文献
10.
RTD具有双稳和自锁特性,用RTD构成电路可节省大量器件,这一优点在构建多值逻辑电路(MVL RTD)时显得尤为突出。在引用"遏止"概念的基础上介绍了几种典型的MVL RTD电路,包括多幅输入脉冲信号具有选幅功能的文字逻辑门、能提供三个不同电平输出的三态反相器、将一输入斜坡电压信号变成脉冲输出信号的折线量化器等电路;用"遏止"概念分析了异或门电路的工作原理。 相似文献