乘累加运算器的高性能解决方案

在设计数字信号处理器时我们经常要设计高性能的乘累加运算器，文章详细分析了乘累加运算器的结构，提出了其高性能设计方案并采用标准单元进行了实现，同时提出了DCT运算单元的高性能解决方案。     

关系消重器的设计

本文提出一种关系消重器的设计原理与方法。它是功能磁盘系统中用于关系消重的功能部件，其结构规整、简单、特别适合用ＶＬＳＩ实现。     

轻松开启谷歌浏览器的GPU硬件加速

在追求高效率浏览的今天而在所有类型的硬件加速中,GPU硬件加速是最为引人注目,GPU最大的特性就是运算能力强大,甚至比CPU的运算能力要强大很多倍(3D游戏渲染对运算器的要求非常高),越来越多的应用都可以使用GPU来实现硬件加速,比如高清视     

光电混合处理技术在电子对抗领域的应用

随着电子器件性能不断提高,其发展受限于物理极限。针对电子瓶颈问题,提出了光电混合处理的思路,综合利用光器件强大的并行运算、高速互联能力和电子器件的灵活控制能力构建光电混合处理器。并对其关键部件光矩阵向量乘法器的运算机理和开发编译环境的设计方法进行了分析。光电混合处理器在阵列处理、宽带信号处理、实时图像处理等领域有着广泛的应用前景。     

TOC实验系统中运算器与解码器的同步技术

论述了一种实现百位量级三值光学计算机(TOC)实验系统中光学运算器及光学解码器同步的技术.该技术的原理是以光电传感器感应到的光强度变化来判断光学运算器的一次运算是否完成,若完成则通知光学解码器进行解码.受正在使用的三值光学计算机实验系统已有结构的限制,该技术采用了以光学解码器的控制器为核心、软件控制为主的方案.该方案虽然比纯硬件方案慢,但适合于目前的低速度实验平台,而且便于改进,本身也成为研究三值光学计算机部件间同步技术的一个实验子系统.描述了对当前的三值光学计算机实验平台和软硬件部件所进行的相应改造,实验结果表明了该同步系统的有效性和可靠性.     

一种基于FPGA的CPU设计

基于现场可编程(FPGA)技术和硬件描述语言VHDL的设计和综合,通过自顶向下的设计方法和模块化设计思想,在QuartusⅡ环境下能定制、仿真、下载验证和实现CPU功能.通过VHDL语言定制了运算器ALU模块和调用宏模块定制了RAM模块,介绍了基于FPGA的CPU设计方法,并通过初始化程序进行验证,实现了基于FPGA的CPU功能,表明基于FPGA技术在设计CPU核和大规模集成电路设计方面可根据实际情况定制,具有灵活性、可靠性和可扩展性.     

增加采样保持器的记忆电压的取值范围

采样保持器应用于模数转换器之前。基本的采样保持电路由两个放大运算器（A1和A2）.     

十进制计算机的运算原理

本文主要讲述十进制计算机的运算原理.十进制计算机原本是不存在的,但是我们可以把它设计出来,这意味着计算机将开始由二进制向十进制过渡.未来将是十进制计算机的天下,因为十进制计算机是简单而强大的.