一种高性能CABAC解码器结构

针对高清晰数字电视应用,提出了一种针对H.264标准的CABAC硬件解码器结构。通过高效的SRAM组织,在提高解码器访问SRAM的效率的同时减小了SRAM的面积。高效的解码器架构设计,使得每一个时钟周期可解码1bit的语法元素,与软件和现有解码器相比提高了解码速度。可以通过全硬件的方式解码基于主规范(main profile)的H.264码流,满足高清晰数字电视的要求。     

H．264／AVC中的CABAC编码技术

CABAC是新一代视频压缩算法标准H.264/AVC中采用的新熵编码技术,使用它可以有效提高编码效率,节约码流。这里介绍了CABAC编码中算术编码理论的原理和内容模型的基本类型,并以运动矢量差值MVD的编码方法为例详细分析了CABAC的编码过程。     

H.26L中熵编码原理分析及改进

分析了H.26L中熵编码的原理和特点,比较了两种不同熵编码方法的优缺点、性能差异和发展方向,提出了一种基于量化参数QP的熵编码改进方法。实验证明这种方法能在信道传输率变化到一定程度时,动态调整熵编码的方法,使H.26L熵编码器在复杂度和编码效率两方面作出合理的权衡。     

H.264/AVC视频编码标准的技术特点及应用分析

H.264／AVC是ITU-T视频编码专家组和ISO／IEC运动图像专家组(MPEG)共同开发出来的最新视频编码标准,它具备许多新的技术特点,如:多模式运动预测、柔性宏块排序、整数变换、一致性变字长编码、内容自适应二进制算术编码、分层编码、错误约束机制、错误掩盖技术及高效的比特流切换技术等等。本文在阐述该标准系统层结构的基础上,分析其主要技术特点及H.264／AVC VBR码流特性,阐述该标准在IP网络及无线网络中的应用情况。     

CABAC熵编码机制下有效的变换域码率估计技术

 CABAC是H.264/AVC视频压缩标准中采用的一种熵编码机制,结合RDO模式选择技术,可以降低20％的码率.在RDO模式选择过程中,需要对编码块的每一种候选模式进行熵编码以获得编码位数,这在很大程度上增加了视频编码的计算复杂度.为了避免复杂的Lagrange耗费计算,本文第一次提出了一种CABAC熵编码机制下的变换域码率估计方法,基于量化变换系数和运动向量差对熵编码位数进行估计.在此基础上,本文将码率估计技术应用在RDO模式选择中,提出了基于码率估计的快速模式选择算法,减少了模式选择的计算时间.模拟结果显示,本文提出的CABAC熵编码机制下的变换域码率估计技术在对编码性能影响不大的情况下,减少了模式选择中51％的率失真耗费计算时间,采用全搜索运动估计算法时,节省33％的总编码时间.     

H.264中基于检测与追踪的人脸保护方案

目前视频安全得到了人们的广泛关注,许多视频加密算法提出并得到了应用。但这些视频加密算法基本上是针对整帧图像的加密,并未考虑对图像中某些感兴趣的区域进行加密,往往增加了通信成本。针对此问题,提出了一种有效安全的感兴趣人脸区域保护方案,方案包括肤色信息和基于方向特征Bayes分类器相结合的人脸精确定位,基于Kalman滤波器的人脸预测跟踪以及H.264的CABAC编码中人脸区域的加密。实验结果表明,该方案不仅具有抗攻击性,而且安全有效地保护了感兴趣人脸区域。     

基于HEVC的CABAC硬件解码器设计

首先分析了高效视频编码(High Efficiency Video Coding,HEVC)编码标准,对HEVC的新特性进行总结,并给出HEVC解码器整体架构。其次提出基于熵解码部分优化的硬件解码器架构,并进行仿真验证。最终通过与HM12.0软件评测结果的对比,证明所设计的上下文自适应二进制算数编码(Context Adaptive Binary Arithmatic Coding,CABAC)硬件解码器性能能够满足解码要求。     

基于HEVC的CABAC二进制算术编码器的FPGA实现

本文基于H.265/HEVC视频编码标准,实现了CABAC编码中二进制算术编码器常规编码模式下的一种硬件流水线结构,根据算法特性设计并优化了编码器的硬件架构,将概率状态数据储存在SRAM中,并使用查找表优化概率估计更新运算;对编码数据进行打包处理,简化概率估计更新带来的计算,以优化视频数据流编码速度;二进制算术编码采用多级流水线结构,支持四路并行编码。仿真结果表明,本文的硬件CABAC二进制算术编码器平均每时钟周期可以完成4个bin的编码,符合较高帧率的1080p视频实时编码要求。     

一种针对H.265的高性能CABAC解码方案研究

H.265视频编解码标准在2013年被提出,该标准有着较高的压缩效率。为了提高解码性能,文中基于ASIC首先从关键路径入手,优化单bin解析过程中的各个步骤,然后提出一种双bin同时解析的优化方案。通过仿真,本方案在芯片上的解码性能为240Mbps,达到业界一流水平,有较高的工程应用价值。