DDFS Sunderland算法的改进

本文介绍了直接数字频率合成器(DDFS:Direet Digital Frequency Synthesizer)基本工作原理、主要误差源及改善方法,在此基础上着重计论了压缩数据以等效增加数据容量的Sunderland算法,并提出了一种改进的数据分割方法,可以在杂散和ROM容量之间取得一个最优值,Matlab仿真结果验证了这一点.     

基于DDFS的SPWM电路的研究与开发

以变频串联谐振高压试验装置为背景,介绍了利用数字频率合成(DDFS)技术实现SPWM的工作原理,从应用的角度阐述了基于CPLD的正弦脉宽调制(SPW M)数字触发电路的设计,既简化了硬件电路的设计与系统开销,又解决了正弦波波形精度随频率的增加而减小的问题。     

基于FPGA的正交信号发生器

利用FPGA的DSP开发工具DSP Builder对基本DDFS（直接数字频率合成）建模,并由该DDFS模块实现正交信号发生器,同时用ModelSim和QuartusⅡ进行正交信号的功能仿真时序仿真,仿真结果表明该正交信号频率及相位可灵活调整且分辨率高,能够实现频率及相位的快速切换。     

基于单片机、EDA技术的波形发生器的设计

本设计是基于单片机和EDA相结合的技术,用于产生各种频率的正弦波、方波和三角波,其幅值0～5V可调,幅值步进为0.039V,频率步进为1Hz。该波形发生器以单片机(MCS8031)为中心控制单元,由键盘输入模块、数码管显示模块、D/A波形发生模块、幅值调整模块组成。采用DDFS技术,先将要求的波形数据存储于EEPROM中,这样可以保证掉电以后波形数据不丢失。为了达到所要求的高速度,采用FPGA(ALTEAR公司的EPF10K10LC84-4,晶振频率可达40MHz)来实现波形的发生,通过DDFS技术(直接数字频率合成技术)、VHDL语言和单片机汇编语言编程技术的完美结合实现了对正弦波、方波和三角波三种波形的频率、幅值的设置和发生。     

基于单片机的直接数字频率合成器的设计

直接数字频率合成具有一系列优点,如频率切换速度快、频率分辨力高、频率和相位易于控制等。DDFS可以产生各种所需要的波形。根据直接数字频率合成的原理,利用80C51单片机、数/模转换器DAC0832以及一些外围电路设计了一种正弦波发生器。该系统电路设计简单、频率控制灵活,具有良好的实用性和可扩展性,不仅可用于正弦波的发生,还可根据存储器中存放的不同波形数据,输出其他波形。     

用软件实现频率变化控制的方法

介绍一种基于直接数字频率合成(DDFS)技术对频率变化的控制方法,该技术以其分辨率高,转换速度快、以及波形变换灵活而得到广泛应用。通过采用MCS 51单片机软件来实现对频率变化控制,更加方便可靠,解决了分频方法存在的精度较低,频率频进不均匀等问题,并抑制噪声,这种方法可以广泛应用于变频调速控制系统中。     

基于DDFS和恒精度测频法的等效采样系统设计

设计一个基于DDFS原理和恒精度测频方法的等效采样系统。该系统通过恒精度测频方法测量被测信号频率,并通过对被测信号频率的计算,利用DDFS原理产生精确的等效采样频率,通过多周期的低速采样点还原被测高频信号。系统以FPGA为核心控制器,完成了各个模块的协调同步工作,最后实现了一个等效采样示波器的主要功能。     

一种新的正交直接数字频率合成器设计方案

为了提高正交直接频率合成器输出频谱纯度和降低逻辑单元占用率,提出了一种新的分解二阶多项式近似算法。这种算法是将正(余)弦函数分解为几个相关函数,进行二阶多项式近似。与传统二阶多项式近似算法相比,该算法输出频谱纯度较高,无杂散动态范围(SFDR)可达到99.3dBc;该算法所占用的逻辑单元比二阶多项式近似算法减少20%。实验表明,在设计高频谱性能的正交直接数字频率合成器(Quadrature-DDFS)方面,该算法具有明显优势。     

基于FPGA的两种DDS实现

阐述了两种DDS的原理,频率合成方式（DDFS）和直读方式（DDWS）,给出了FPGA实现方式,分析了DDS的几个关键的技术指标,并通过Matlab仿真。频率合成方式是比较常用的DDS产生方式,对它做了详细的原理性介绍和实现说明,重点通过仿真详细对比了两种实现方式在性能指标上的优劣,为后人的选择提供技术参考。     

一种基于0.35m工艺的高速混合旋转结构DDFS

设计实现了一种基于CORDIC算法和乘法器的直接数字频率合成器。采用混合旋转算法实现相位幅度转换,最高工作频率达到400MHz。在算法级,将DDFS中需要执行的π/4旋转操作分成两次旋转完成,第一次旋转采用CORDIC算法,第二次旋转采用乘法器来完成,同时采用流水线结构来实现累加器,提高整体性能。在晶体管级,采用DPL(Double-pass-transistor logic)逻辑实现基本电路单元,减少延迟提高速度。经0.35μmCMOS工艺流片,在400MHz的工作频率下,输出信号在80MHz处,SFDR为76.47dB,整个芯片面积为3.4mm×3.8mm。