Viterbi译码器的硬件实现

介绍了一种Vkerbi译码器的硬件实现方法。设计的基于硬判决的Viterbi译码器具有约束长度长（9)、译码深度深（64)的特点。为了兼顾硬件资源与电路性能两个方面，在设计中使用了4个ACS单元，并根据Xilinx Virtex系列FPGA的结构特点．利用FPGA内部的BlockRAM保存汉明距离和幸存路径，提高了译码速度。     

MX345芯片及单片机控制

MX345芯片用于产生模拟信令—CTCSS单音.本文在介绍MX345编码/解码器工作原理的基础上,设计出MX345芯片与单片机的接口电路.最后给出控制软件.     

Linux下视频流多播速率控制方法的设计与实现

针对目前流媒体中视频数据发送速度难以控制的问题,以当前广泛使用的MPEG2视频解码模型为例,设计并实现了一种Linux下视频流多播速率控制方法。这种方法能够有效的控制服务器视频数据的发送速率,具有占用服务器资源少,适应各种网络要求的优点。经Linux平台验证结果表明,传送视频数据的网络速度平稳,未出现视频数据溢出现象,可以得到良好的视频效果,具有很好的实用价值。     

基于卷积编解码器和门控循环单元的语音分离算法

在大部分基于深度学习的语音分离和语音增强算法中,把傅里叶变换后的频谱特征作为神经网络的输入特征,并未考虑到语音信号中的相位信息。然而过去的一些研究表明,尤其是在低信噪比（SNR）条件下,相位信息对于提高语音质量是必不可少的。针对这个问题,提出了一种基于卷积编解码器网络和门控循环单元（CED-GRU）的语音分离算法。首先,利用原始波形既包含幅值信息也包含相位信息的特点,在输入端以混合语音信号的原始波形作为输入特征;其次,通过结合卷积编解码器（CED）网络和门控循环单元（GRU）网络,可以有效解决语音信号中存在的时序问题。提出的改进算法在男性和男性、男性和女性、女性和女性的语音质量的感知评价（PESQ）和短时目标可懂度（STOI）方面,与基于排列不变训练（PIT）算法、基于深度聚类（DC）算法、基于深度吸引网络（DAN）算法相比,分别提高了1.16和0.29、1.37和0.27、1.08和0.3;0.87和0.21、1.11和0.22、0.81和0.24;0.64和0.24、1.01和0.34、0.73和0.29个百分点。实验结果表明,基于CED-GRU的语音分离系统在实际应用中具有较大的价值。     

基于递归神经网络的语音识别快速解码算法

递归神经网络(Recurrent Neural Network, RNN)如今已经广泛用于自动语音识别(Automatic Speech Recognition, ASR)的声学建模。虽然其较传统的声学建模方法有很大优势,但相对较高的计算复杂度限制了这种神经网络的应用,特别是在实时应用场景中。由于递归神经网络采用的输入特征通常有较长的上下文,因此利用重叠信息来同时降低声学后验和令牌传递的时间复杂度成为可能。该文介绍了一种新的解码器结构,通过有规律抛弃存在重叠的帧来获得解码过程中的计算开销降低。特别地,这种方法可以直接用于原始的递归神经网络模型,只需对隐马尔可夫模型(Hidden Markov Model, HMM)结构做小的变动,这使得这种方法具有很高的灵活性。该文以时延神经网络为例验证了所提出的方法,证明该方法能够在精度损失相对较小的情况下取得2~4倍的加速比。     

面向图像高清传输的解码器同步触发信号调制技术

当前解码器同步触发信号在调制过程中容易受到噪声影响造成信号失真,导致解码后的图像细节模糊。为了增强图像清晰度,提出面向图像高清传输的解码器同步触发信号调制技术。在设计的FPGA平台中,采用并发控制机制确保SRAM存储模块多任务访问时避免数据冲突与不一致。并结合电力载波模块和PLC网络传输器保证系统的同步性与一致性。基于16×16并行累加器输出对SRAM进行寻址,并通过同相与正交频率运算获取基带信号。同时结合DDS数字合成理论实现符号速率自由控制,在此基础上,使用5通道解码器同步触发信号调制将传输信息位映射成同步传输序列,并通过施加振荡电流,并利用数据拟合辨识方法构建传递函数,调整调制信号以改善传输中的畸变与衰减,由此完成信号调制。实验结果表明,该技术对BPSK、QPSK、FSK信号的调制误差分别为1dB、1dB、2dB,对图像解码效果的影响较低,能够获得细节清晰的高清图像。     

LDPC译码器信道似然比信息存储模块优化设计

以CCSDS(太空数据系统咨询委员会)标准中1/2码率的LDPC码为例,分析了低密度奇偶校验码(LDPC)译码算法的特点,提出了在译码器的FPGA实现中采用乒乓操作的设计方法,优化译码器信道似然比信息存储模块结构,交替接收两帧数据,使译码器不间断地工作,提高了硬件资源利用率,使译码器的吞吐量增加一倍.     

用TTL 计数器和译码器组成数传MODEM

根据定时式脉冲鉴频原理,本文给出一种适用于计算机无线电通信的调制解调器,该电路用TTL计数器和译码器产生定时信号,实现频移键控调制和解调,其数据传送速率为1200bps。     

W-CDMA系统中维特比译码器的FPGA实现

W-CDMA系统中采用约束长度为9的卷积编码作为信道编码方案之一,维特比译码器是被一种人们广泛采用的卷积编码的解码器;本文通过分析卷积编码及维特比译码的过程,介绍一种适合WCDMA系统中软判决维特比译码器实现的硬件结构。     

一种MIMO系统中的快速广义复球形解码算法

该文提出了一种广义复球形解码算法。它能处理多输入多输出系统(MIMO)中发送天线多于接收天线的情形,并能同时检测具有格型结构和不具有格型结构的二维空间星座信号。该算法对信号矢量的超定部分进行优化搜索,从而避免了穷尽搜索的高复杂度。仿真结果表明该广义复球形解码算法的复杂度明显低于采用穷尽搜索策略的复杂度。