Viterbi译码器的硬件实现

介绍了一种Vkerbi译码器的硬件实现方法。设计的基于硬判决的Viterbi译码器具有约束长度长（9)、译码深度深（64)的特点。为了兼顾硬件资源与电路性能两个方面，在设计中使用了4个ACS单元，并根据Xilinx Virtex系列FPGA的结构特点．利用FPGA内部的BlockRAM保存汉明距离和幸存路径，提高了译码速度。     

MX345芯片及单片机控制

MX345芯片用于产生模拟信令—CTCSS单音.本文在介绍MX345编码/解码器工作原理的基础上,设计出MX345芯片与单片机的接口电路.最后给出控制软件.     

MPEG-2解码器中视频、音频同步的实现

本文分析了理想的MPEG－2信源解码器中视频、音频同步实现的关键，给出了实际的解码器中实现视频、音频同步会遇到的问题和解决的方法。实践证明，这些方法是有效的，已用于我们的MPEG-2信源解码器中。     

Linux下视频流多播速率控制方法的设计与实现

针对目前流媒体中视频数据发送速度难以控制的问题,以当前广泛使用的MPEG2视频解码模型为例,设计并实现了一种Linux下视频流多播速率控制方法。这种方法能够有效的控制服务器视频数据的发送速率,具有占用服务器资源少,适应各种网络要求的优点。经Linux平台验证结果表明,传送视频数据的网络速度平稳,未出现视频数据溢出现象,可以得到良好的视频效果,具有很好的实用价值。     

Viterbi译码器的幸存路径存储管理

介绍了Viterbi译码器的各种幸存路径存储管理方法。以3-指针偶回溯法为传统方法的代表,与改进的寄存器交换法进行了详细的对比,给出了两者在存储资源消耗、译码延时、硬件实现复杂度等方面的比较结果。     

一种MIMO系统中的快速广义复球形解码算法

该文提出了一种广义复球形解码算法。它能处理多输入多输出系统(MIMO)中发送天线多于接收天线的情形,并能同时检测具有格型结构和不具有格型结构的二维空间星座信号。该算法对信号矢量的超定部分进行优化搜索,从而避免了穷尽搜索的高复杂度。仿真结果表明该广义复球形解码算法的复杂度明显低于采用穷尽搜索策略的复杂度。     

LDPC译码器信道似然比信息存储模块优化设计

以CCSDS(太空数据系统咨询委员会)标准中1/2码率的LDPC码为例,分析了低密度奇偶校验码(LDPC)译码算法的特点,提出了在译码器的FPGA实现中采用乒乓操作的设计方法,优化译码器信道似然比信息存储模块结构,交替接收两帧数据,使译码器不间断地工作,提高了硬件资源利用率,使译码器的吞吐量增加一倍.     

用TTL 计数器和译码器组成数传MODEM

根据定时式脉冲鉴频原理,本文给出一种适用于计算机无线电通信的调制解调器,该电路用TTL计数器和译码器产生定时信号,实现频移键控调制和解调,其数据传送速率为1200bps。     

W-CDMA系统中维特比译码器的FPGA实现

W-CDMA系统中采用约束长度为9的卷积编码作为信道编码方案之一,维特比译码器是被一种人们广泛采用的卷积编码的解码器;本文通过分析卷积编码及维特比译码的过程,介绍一种适合WCDMA系统中软判决维特比译码器实现的硬件结构。     

有线电视交互式自动点播系统

介绍在现有普通有线电视基础上，增加交互式自动节目点播系统的构成方法。