首页 | 本学科首页   官方微博 | 高级检索  
文章检索
  按 检索   检索词:      
出版年份:   被引次数:   他引次数: 提示:输入*表示无穷大
  收费全文   159篇
  免费   10篇
  国内免费   2篇
电工技术   5篇
综合类   1篇
机械仪表   3篇
无线电   69篇
一般工业技术   1篇
自动化技术   92篇
  2024年   1篇
  2017年   1篇
  2016年   1篇
  2014年   5篇
  2013年   6篇
  2012年   23篇
  2011年   35篇
  2010年   28篇
  2009年   24篇
  2008年   14篇
  2007年   11篇
  2006年   6篇
  2005年   11篇
  2004年   3篇
  2003年   2篇
排序方式: 共有171条查询结果,搜索用时 15 毫秒
1.
牛少平  田泽 《微机发展》2012,(8):167-169,173
针对机载机电管理计算机传统监控板卡智能化不高、集成度低的缺点,介绍了一种基于s0PC(SystemonProgram-mableChip)方案实现的智能监控卡。该卡使用FPGA内嵌的PPC处理器管理本地各种资源,主机通过PCI接口完成与PPC处理器的指令及数据交互。在FPGA片内集成了多个成熟IP产品,提高了系统集成度,缩短了产品开发周期。着重阐述了FPGA核心电路的系统架构设计、各功能模块的逻辑设计与实现、软硬件协同验证等。实际的系统测试表明该产品具有功能丰富、集成度高、扩展性强的特点。  相似文献   
2.
基于Linux的SoPC应用系统设计   总被引:1,自引:0,他引:1  
利用XILINX公司的EDK软件搭建一个基于PowerPC的片上系统,并且在定制的SoPC系统上移植Linux系统,最后利用此系统完成了一个具体的嵌入式应用系统设计。实验表明,这种基于Linux的SoPC应用系统设计,很好地结合了SoPC和Linux系统的优点,用户可以根据需要灵活地定制出软硬件平台,满足复杂多变的嵌入式需求,加速产品的开发。  相似文献   
3.
提出了FCMAC网络的一种基于NiosII的软硬件协同设计方法,解决了FCMAC软件实现速度慢、硬件实现耗资源的不足。通过Matlab仿真得出FCMAC网络的各参数。分析影响软件实现FCMAC速度的关键算法,对FCMAC算法进行软硬件划分。在NiosII IDE开发环境下,基于C实现软件模块,以用户自定义指令形式实现硬件模块和软硬件的衔接,即完成软硬件的协同设计。试验结果表明,FCMAC的软硬件协同实现在软件实现速度慢、硬件实现耗资源之间实现了折中,可通过不同的软硬件划分,实现速度与资源的互换。  相似文献   
4.
研究一种基于片上可编程系统(SoPC)技术的视频数据传输方案。该方案自定制了一个四口SDRAM控制器,并将其中的两口设计成符合流模式传输规范的接口,作为一个SoPC外设挂在Avalon总线上,方便重复使用。另外,采用DMA控制以流传输模式进行数据搬运,不仅可解放CPU,而且速度快、控制灵活,解决了视频处理中数据路径的优化问题。  相似文献   
5.
为了提高激光陀螺捷联系统的硬件平台集成度并减小其功耗,满足微小型导航系统的要求,在基于Xilinx的Virtex-4 FPGA芯片上,通过SoPC方法设计新一代硬件平台。该硬件平台使用FPGA内嵌的PowerPC405硬核处理器作为功能控制与运算中心,并在FPGA逻辑中设计功能全面的IP核来实现数据采集、数字滤波、串口通信和部分导航解算。从而在保证较高的运算速度和精度的同时,达到了预期的效果。  相似文献   
6.
为了实现对直流无刷电机加速度的准确控制,在分析几种加速度控制方案的基础上,提出了在电机加速阶段,通过在速度控制回路前向通道上加一积分环节来实现加速度控制的方案。详细介绍了该方案的原理并给出了基于SoPC技术的设计思想和实现方法。  相似文献   
7.
运用软硬件协同设计,在DE2-70开发板上实现了一个基于SoPC的实时说话人识别控制器,控制器有很好的实时性和良好的识别性能。控制器的语音特征参数采用线性预测倒谱系数(LPCC),匹配算法采用动态时间规整算法(DTW)。  相似文献   
8.
提出了一种改进的行式二维小波变换器结构,设计了位平面并行的位平面编码器和四级流水线结构的算术编码器,并将其整合于一个SoPC中,实现了JPEG2000编码系统。整个设计通过Altera公司Stratix Ⅱ系列的EP2S60F1020C5平台验证,在最高时钟频率98 MHz下能达到编码分辨率512×512、灰度图像52帧/s的速度,满足了实时编码的要求。  相似文献   
9.
H.264视频解码IP核的设计与实现   总被引:1,自引:0,他引:1  
设计了一种基于FPGA高效并行结构的H.264视频解码IP核,提出了优化遍历查表的CAVLC熵解码设计方案,并详细介绍了全流水线并行运算结构的反量化反DCT变换模块和帧内预测模块的硬件实现。设计通过Altera公司Stratix Ⅱ系列的EP2S60F672C5ES平台验证,在最高时钟频率82 MHz下能以50 f/s的速度解码分辨率为320×240的灰度图像,在速度、功耗、成本、可移植性等方面都具有独特的优势和良好的发展空间。  相似文献   
10.
基于SoPC的SD卡控制器IP核的设计   总被引:1,自引:1,他引:0  
针对目前在嵌入式平台中使用SD卡控制器专用芯片价格昂贵、软件模拟SPI时序控制读写速度较慢的问题,提出了一种基于SoPC技术的SD卡控制器IP核设计的架构方案.采用VHDL语言设计SD卡控制器IP核,利用自定义模块技术将其添加到SoPC中,利用Nios Ⅱ IDE编写SD卡的基础读写驱动软件并移植μC/FS文件系统,实...  相似文献   
设为首页 | 免责声明 | 关于勤云 | 加入收藏

Copyright©北京勤云科技发展有限公司  京ICP备09084417号