实时硬件系统中控制方法的研究

由于实时硬件系统的规模和复杂度不断增大，系统结构的模块化设计已成为硬件系统开发的发展趋势。研究了硬件系统中模块控制的方法和特点。结合MPEG2电视编码器中各功能模块的特点，提出了适合该硬件系统的模块控制方案，说明了控制模块的硬件设计思想和软件实现。实践证明，该方案满足系统实时性和可靠性的设计要求。     

珠海台网络硬盘多频道数字播控系统

叙述了以视频服务器为中心构建的网络化多频道自动播出系统的实践、见解和系统的特点。该系统着重考虑了视频服务器选型、系统可靠性、网络化控制及监控、信号共享等问题；同时，实现了多路同时上载、多路边播边上载，以及自动延时播出等功能。     

20位单片音频数模转换器PCM63P

PCM63P是美国BB公司生产的具有超低失真性能(满量程输出最大为-93dB)的精密20位数模转换器，可应用于低失真频率合成、高级消费品和特殊的数字音频应用等方面。文中介绍了PCM63P的工作原理及应用电路。     

基于AT89C2051的单户可视对讲门铃室内分机的设计

本文介绍一种基于单片机AT89C2501的单户可视对讲门铃室内分机的工作原理及软、硬件的设计与实现方法。     

编码解码芯片HD3-6408-9及其应用

编码解码芯片HD3 64 0 8 9是一种高性能的CMOS器件。这种大规模芯片主要由编码器和解码器两部分组成。在数据传输应用中 ,采用两个独立的单片机系统 ,利用编码解码芯片 (HD3 64 0 8 9)组成数字信号的接收、发送及显示部分来完成数据传输功能     

Grouped Approach for the Design of H.264/AVC Motion Estimation Architectures

This letter presents a novel approach for organizing computational resources into groups within H.264/AVC motion estimation architectures, leading to reductions of up to 75% in the equivalent gate count with respect to state‐of‐the‐art designs.     

CPLD在雷达伺服轴角编码电路中的应用

介绍一种针对正、余弦旋转变压器—数字转换器(RDC)模块，用复杂可编程逻辑器件(CPLD)技术实现伺服轴角编码电路设计的方案。分析了轴角编码器系统中14XSZ系列旋转变压器—数字转换器的原理、轴角粗精组合原理及轴角纠错原理。详细介绍了CPLD的内部功能电路、CPLD轴角粗精组合和纠错实现电路，以及CPLD的工作时序图。提出了利用CPLD实现轴角粗精组合处理的方案，并通过了实际系统运行的考验，证明该方案可行。     

H.323同步控制实现研究

提出并实现了一种H.323多媒体通信系统音视频同步控制算法,算法以正常语音播放为基准,利用H.263码流语法信息,通过调整视频播放帧率实现媒体间同步, 不增加通信冗余度。实际测试结果表明,算法有效地提高了多媒体通信系统音视频媒体同步性能和多媒体的感知服务质量,并已应用于实际多媒体通信系统。     

基于DWT的数字音频水印技术研究

提出了一种基于小波变换的多分辨率数字水印隐藏与检测新算法,算法的优点在于其算法简单。利用小波变换的快速、简单和多分辨率特点,将水印信号隐藏在第1、2、3级的详细分量(细节信号)中保证了水印的稳健性,具有很强的抵御各种信号处理变换的能力,适用于数字语音等信号的版权保护。最后给出了计算机仿真实验结果,证明了本算法的有效性。     

基于HOP的可调光编码／解码器的研究

提出了一种基于全息光处理器的可调光编码/解码器的实现方案。全息光处理器可以在空间进行编/解码，每个通信网络单元可以采用任意速率的数字或模拟的调制信号，它非常适合于多媒体的通信网络环境，通过对全息光处理器的折射率大小和位置的控制，当一个输入光脉冲经过光处理器中具有特定折射率的空间位置后，便可在处理器的输出端口得到合适的输出信号。本文给出了这种基于全息光处理器的可调光编码/解码器的仿真实验，结果是可行的，与以前文献中提出的结构相比，减小了硬件实现的复杂性，降低了成本和功耗，便于集成。