基于单片机的宽量程高精度频率计

基于单片机宽量程高精度频率计的实现方案:测高频时通过多级硬件计数器分频,使高频测量范围可靠提升;低频测周以软件计时进行时间量程拓展、计入中断响应时间保证高精度;能自动等精度切换检测;降低了成本;易于从软件、硬件进一步扩展量程。     

基于等精度原理双踪频率计的设计

介绍了一种实用型双踪频率计的实现方法,内容主要包括该频率计的工作原理和硬件结构以及软件仿真结果。该频率计采用等精度测量的原理,通过硬件和软件的结合,实现对同时输入的两路信号频率精确的测量,并能够保证在100MHz以下频段范围内对输入信号的测量精度达到1Hz,具有较高的灵敏度。该频率计具有的可双踪测量、简单实用、精度较高、灵敏度较高等特点,使其能够广泛应用于实验室、高频信号测量等众多环境,具有相当广阔的使用前景。     

一种改进的实用型频率计设计方法

介绍了一种实用型频率计的实现方法,主要包括该频率计的硬件组成和工作原理2部分内容.该频率计采用简捷的信号放大硬件设计,使得在应用较少元件的情况下实现对输入信号的放大.通过硬件和软件的结合,该频率计准确地实现对输入信号频率的计算,能保证在60 MHz以下频段范围内对输入信号的计算精度达到1 Hz,在0～60 MHz测量频段范围内,该频率计能准确计算幅度大于30 mV输入信号的频率,具有较高的灵敏度.简单实用、精度较高、灵敏度较高等特点,使得该频率计能够广泛应用于实验室、高频信号测量等众多应用环境.     

基于FPGA芯片的数字频率计设计

介绍了一种利用EDA技术设计的数字频率计。目前流行的EDA软件平台是美国Altera公司的Max＋P1usⅡ可编程逻辑器件开发系统。本文采用自顶向下的设计方法，对数字频率计的核心——十进制计数器和测频控制信号发生器进行设计，其特点是将数字频率计的电路集成在一块大规模可编程逻辑器件（FPGA）芯片上。该方法改变了以往数字电路小规模多器件组合的设计，而且设计周期短，内部电路模块具有可移植等特点。与用其他方法做成的频率计相比，其体积更小、性能更可靠。     

基于FPGA的高精度频率计

为了满足硬件工程师对高精度和高带宽测频仪器的需求,设计一种基于FPGA的高精度频率计。频率计包括外围的电压跟随电路和串口通信电路以及FPGA上的分频器模块、频率计量模块和串口通信模块,并使用Altera公司的Cyclone Ⅳ芯片作为控制核心。首先待测信号经过电压跟随器的稳压和隔离,然后将稳压信号接入分频器模块,分频器模块会把频率信号以1 kHz为界限分为低频和高频信号,并对低频信号和高频信号分别采用周期测频法和脉冲计数法测频。测量的频率数据可实时通过串口上传至上位机。经过测试,频率计能够实现1 Hz的精度、200 MHz的测频带宽以及多通道检测。     

CPLD在数字频率计设计中的应用

文章论述了基于单片机和CPLD的等精度数字频率计的设计方法,等精度的测量方法具有较高的测量精度和整个频率区域保持恒定测试精度的特点。该频率计利用单片机完成整个测量电路的数据处理、测试控制和显示输出,利用CPLD来实现频率、周期、脉宽和占空比的测量计数。本频率计包括硬件电路和软件编程两部分,硬件电路主要包括电源模块、输入信号整形模块、键控制模块、显示模块、单片机和CPLD模块。CPLD采用vHDL硬件描述语言,单片机采用C语言编程。     

用AT89C52实现智能型频率计

以单片机AT89C52为核心,设计了一种频率计,从硬件电路和软件程序两方面详细介绍了这种频率计的工作原理及技术关键,实验表明测试精度极高,希望对科研、教学、制造业有所帮助.     

一类基于无竞争编码FSM的数字系统设计方案

数字系统设计中,时序电路模块的状态分配过程是一个必须重视的环节．针对“数字系统设计和实践”课程中常见的竞争冒险问题,以四位数字频率计为例,采用VHDL语言,利用QuartusⅡ平台,设计了控制器CONSIGNAL、4个十进制计数模块CNT10）、4个锁存模块LOCK和4个显示译码模块DECODER等功能模块,对基于二进制状态编码的控制器和基于无竞争状态编码的控制器进行仿真比较,提出一类基于无竞争编码有限状态机（FSM）的设计方案,以避免竞争冒险现象．仿真结果表明该方案的正确性和有效性．     

基于CPLD的高分辨率AD转换电路设计

本文从仪器仪表应用领域对温控的需求方面出发,设计了具有高精度、低温漂的16位AD转换电路。模拟输入电压为0-100mV,通过精准的放大和偏置后送给AD652进行V/F变换,转换出来的频率信号由CPLD进行测量,结果送交控制器,产生16位AD转换结果。同时系统可提供0-100mV连续可调的高精度测试用基准源。     

基于FPGA的数字频率计的设计和实现

现场可编程门阵列的出现给现代电子设计带来了极大的方便和灵活性，使复杂的数字电子系统设计变为芯片级设计，同时还可以很方便地对设计进行在线修改。本文以设计一个四位显示的十进制数字频率计为例，介绍了在一片FPGA芯片上实现多住数字频率计的设计方法和实现步骤，并且给出了仿真结果。在设计中，所有频段均采用直接测频法对信号频率进行测量，克服了逼近式换挡速度慢的缺点。所设计的电路通过硬件仿真，下载到目标器件上运行，能够满足实际测量频率的要求。