并行程序设计环境MPICH的应用机理分析

阐述了在PC集群中运用消息传递接口MPICH（Message Passing Interface and Chameleon）进行并行程序设计的基本方法，并以计算圆周率π值的并行算法程序为例，介绍了MPICH中基本例程的功能和调用方法，并行程序设计的关键技术是如何处理好各个进程之间的通信问题，MPICH采用紧迫协议和约定协议来协调各个进程之间的通信，同时也提供了一些阻塞处理函数和非阻塞处理函数，它们能够使进程充分利用系统资源，大大增加用户编程的灵活性。     

SDH中泊松分布下误块率与误码率的关系分析

本文较详细地介绍了ＳＤＨ中的ＢＩＰ误码校验方式，推导了泊松分布下，ＢＩＰ误块率与误码率的一般关系式，给出了ＳＤＨ中几种典型的误块率与误码率的关系曲线，并做了计算机模拟验证     

基于演化算法的奇偶校验器自动设计*

基于演化算法技术,提出一种新的设计思想,实现奇偶校验器的电路自动设计.实验证明,多目标演化算法具有较少的运算量和较高的效率,能自动设计出使用逻辑门数更少、延时更小的奇偶校验器.     

基于小波域的灰度图像盲水印算法

提出了一种有效的静止图像的自适应盲水印算法。该算法首先对水印图像进行置乱处理,再利用邻居特征平均值法和奇偶判决法将置乱后的水印图像嵌入到DWT变换后的原始图像中,最后对该算法进行了滤波、多种噪声、压缩和灰度转换等抗攻击测试。试验结果表明该算法具有较好的不可见性和抗攻击能力。     

多维奇偶校验乘积码性能分析

相对于Turbo码,乘积码在高码率情况下具有性能优势,且无错误平层,其应用广泛。以奇偶校验码为分量码的乘积码译码算法简单,可适应不同的数据大小要求。通过分析多维奇偶校验乘积码的码多样性,得出高信噪比下该码的性能公式;计算机仿真表明:该性能公式结果与最大似然译码算法及迭代译码算法性能相符。通过分析码率、维数、分量码码长等参数对码性能的影响,得出码率、维数相同时,码性能相近;码率相同、维数不同时,高维乘积码具有性能优势。该结果为码参数选择提供依据,可在相同的信息传输有效性下,选择性能更好的码。     

CA与生命游戏演化的组合模型*

基于摩尔奇偶型CA,提出一种结合生命游戏的演化模型.首先设置初始构型进行摩尔奇偶型规则演化,再引入生命游戏规则,按游戏规则演化;最后依此重复摩尔奇偶规则和生命游戏规则,直到演化整个元胞空间.证实在摩尔奇偶型CA的基础上,结合生命游戏在很大程度上减小了演化过程对初始构型的依赖,出现更为丰富的图元以及基于图元和演化框架的动态图案,且演化过程仍然符合摩尔奇偶型CA的演化规律.结合模型可以避免演化过度依赖初始构型以及演化过程的单调性,而且组合演化模型可以应用于图案生成,生成保持风格的规则几何纹理图案,丰富图案的生成方法.     

一种面向RAID阵列的SSD设计优化方法

随着大数据时代的到来,固态硬盘已经逐渐在大型数据中心得到应用。作为使用最广泛的RAID技术,RAID5也开始应用于固态硬盘阵列,以保证数据的可靠性。然而,RAID5中校验信息需要频繁地更新,尤其在随机访问中,频繁地更新校验信息将会对固态硬盘阵列的性能和寿命造成很大的影响,针对此问题,提出PA SSD(Parity Aware Solid State Disk)控制器设计,从RAID5控制器得到校验信息的逻辑地址,在SSD控制器中设置一个缓存Pcache,暂存更新后的校验信息,并在SSD中将数据和校验分开布局,设置专门的区域存放校验信息。通过实验仿真测试,提出的方法能有效地减少校验信息对SSD的写操作,并且减少了SSD的擦除次数,提升了SSD阵列的性能和寿命。     

基于原模图的AR4JA码的优化设计

LDPC码具有接近香农极限的性能和适中的编译码复杂度,在深空通信中具有较大应用前景。该文介绍了空间数据系统咨询委员会标准推荐的累积重复累积码,根据码字的原模图对ARA码进行了设计和分析。经过改进得到AR4JA码性能良好,具有系列性,采用并行结构解码,编解码复杂度较低。相关的仿真结果表明,采用该文所提出的改进原模图构造方法,在4/5码率,3.7 dB信噪比下,可以获得接近10-6的误码性能。     

When do extra majority gates help? Polylog (N) majority gates are equivalent to one

Suppose that a Boolean functionf is computed by a constant depth circuit with 2 ^m AND-, OR-, and NOT-gates—andm majority-gates. We prove thatf is computed by a constant depth circuit with AND-, OR-, and NOT-gates—and a single majority-gate, which is at the root.One consequence is that if a Boolean functionf is computed by an AC⁰ circuit plus polylog majority-gates, thenf is computed by a probabilistic perceptron having polylog order. Another consequence is that iff agrees with the parity function on three-fourths of all inputs, thenf cannot be computed by a constant depth circuit with AND-, OR-, and NOT-gates, and majority-gates.     

编码协作系统准循环重复累积码的联合设计与性能分析

重复累积(RA)码是一种特殊结构的低密度奇偶校验(LDPC)码,不仅具有LDPC码的优点,还能实现差分编码。针对LDPC编码协作系统编码复杂度高、时延长的问题,该文引入准循环RA(QC-RA)码,推导出信源节点和中继节点采用的QC-RA码对应的联合校验矩阵,基于公差构造方法设计该联合校验矩阵,并证明该方法设计的联合校验矩阵不存在围长为girth-4, girth-6的短环。理论分析和仿真结果表明,同等条件下该系统比相应点对点系统具有更优异的误码率性能。仿真结果同时表明,与采用一般构造QC-RA码或基于Z型构造QC-RA码相比,采用基于公差构造的联合设计QC-RA码的多信源多中继协作均可获得更高的编码增益。