|
|||||
|
|
| 可测试性设计的JTAG方法 | |
| 作者姓名： | 沈绪榜 |
| 作者单位： | 陕西微电子学研究所 |
| 摘 要： | 本文将从边界扫描路径,测试体系结构,测试状态定义,测试指令安排与板级测试策略五个方面,介绍VLSI电路可测试性设计的JTAG方式. |
| 关 键 词： | VLSI 集成电路 可测试性 JTAG法 |
| 本文献已被 CNKI 维普 等数据库收录！ | |
|
||||||||||||||||||
|
||||||||||||||||||
|
||||||||||||||||||
|
|
|
|
| 设为首页 | 免责声明 | 关于勤云 | 加入收藏 |
|
Copyright©北京勤云科技发展有限公司 京ICP备09084417号 |