| VHDL设计电路优化探讨 |
| |
| 引用本文： | 邵清亮,张振川.VHDL设计电路优化探讨[J].现代电子技术,2004,27(9):15-16. |
| |
| 作者姓名： | 邵清亮 张振川 |
| |
| 作者单位： | 1. 沈阳航空工业学院,辽宁,沈阳,110034
2. 东北大学,辽宁,沈阳,110011 |
| |
| 摘 要： | CPLD／FPGA设计越来越复杂，使用硬件描述语言设计可编程逻辑电路已经被广泛采用。在应用VHDL语言开发的过程中注意综合质量优化也显得日益重要。文中对应用VHDL时优化其综合质量给出了几点探讨。
|
| 关 键 词： | 硬件描述语言 综合质量 优化 VHDL |
| 文章编号： | 1004-373X(2004)09-015-02 |
| 修稿时间： | 2003年11月27 |
Exploration for Improving Circuit Design by VHDL |
| |
| SHAO Qingliang,ZHANG Zhenchuan.Exploration for Improving Circuit Design by VHDL[J].Modern Electronic Technique,2004,27(9):15-16. |
| |
| Authors: | SHAO Qingliang ZHANG Zhenchuan |
| |
| Affiliation: | SHAO Qingliang1,ZHANG Zhenchuan2 |
| |
| Abstract: | |
| |
| Keywords: | |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
|
