| 一种改进LMS算法的高速FPGA实现 |
| |
| 引用本文： | 董祥雷,袁上策,王玲. 一种改进LMS算法的高速FPGA实现[J]. 电子信息对抗技术, 2015, 0(3) |
| |
| 作者姓名： | 董祥雷 袁上策 王玲 |
| |
| 作者单位： | 电子科技大学电子工程学院,成都,611731 |
| |
| 摘 要： | 通过将并行处理方法引入延时 LMS ( DLMS )算法,研究了一种新的并行延时 LMS (PDLMS)算法的FPGA实现。与DLMS算法相比,PDLMS算法具有更小的延时,更高的数据吞吐率,更快的收敛速度。使用Verilog HDL语言完成了该算法在硬件上的实现,同时给出了仿真结构,仿真验证了PDLMS算法比DLMS算法在性能上更具优越性。
|
| 关 键 词： | 并行处理 延时最小均方算法 数据吞吐率 现场可编程门阵列 |
An Improved LMS Algorithm for High-Speed FPGA Implementation |
| |
| DONG Xiang-lei,YUAN Shang-ce,WANG Ling. An Improved LMS Algorithm for High-Speed FPGA Implementation[J]. , 2015, 0(3) |
| |
| Authors: | DONG Xiang-lei YUAN Shang-ce WANG Ling |
| |
| Abstract: | |
| |
| Keywords: | parallel processing DLMS data throughput FPGA |
| 本文献已被 万方数据 等数据库收录！ |
|
