| EPP并行通信接口同步设计 |
| |
| 引用本文： | 梁婕,高德远,张盛兵,段然.EPP并行通信接口同步设计[J].计算机应用研究,2005,22(6):196-198. |
| |
| 作者姓名： | 梁婕 高德远 张盛兵 段然 |
| |
| 作者单位： | 西北工业大学,计算机学院,陕西,西安,710072;西北工业大学,计算机学院,陕西,西安,710072;西北工业大学,计算机学院,陕西,西安,710072;西北工业大学,计算机学院,陕西,西安,710072 |
| |
| 基金项目： | 国防预研基金资助项目(41308010307) |
| |
| 摘 要： | 针对异步器件在工程实践中难以控制时序，并且EDA工具所给予的支持也不如同步器件等特点,提出了一种以状态机为控制核心的同步化EPP并行通信接口的设计思路，使EPP协议的操作时序更加清晰、易于控制，电路更加稳定、可靠。此设计思路也可以推广到PS/2和ECP等并行接口的同步化设计。
|
| 关 键 词： | EPP 并行接口 状态机 |
| 文章编号： | 1001-3695(2005)06-0196-03 |
| 修稿时间： | 2004年6月22日 |
Synchronous Design of Enhanced Parallel Port |
| |
| LIANG Jie,GAO De-yuan,ZHANG Sheng-bing,DUAN Ran.Synchronous Design of Enhanced Parallel Port[J].Application Research of Computers,2005,22(6):196-198. |
| |
| Authors: | LIANG Jie GAO De-yuan ZHANG Sheng-bing DUAN Ran |
| |
| Abstract: | Due to the facts that it is more difficult to control the timing of asynchronous devices and less support from EDA tools compared with synchronous device, presents a design of synchronous Enhanced Parallel Port(EPP) based on FSM, which makes the timing of EPP more clear and controllable, and the circuits more stable and reliable.The method can also be applied to designing synchronous PS/2, Extended Capabilities Port(ECP), etc. |
| |
| Keywords: | Enhanced Parallel Port(EPP) Parallel Interface Finite State Machine (FSM) |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
| 点击此处可从《计算机应用研究》浏览原始摘要信息 |
|
点击此处可从《计算机应用研究》下载全文 |
|
