| 5/3小波提升结构的深度流水线优化* |
| |
| 引用本文： | 徐勇,徐智勇,张启衡.5/3小波提升结构的深度流水线优化*[J].计算机应用研究,2010,27(3):975-976. |
| |
| 作者姓名： | 徐勇 徐智勇 张启衡 |
| |
| 作者单位： | 1. 中国科学院光电技术研究所,成都610209;中国科学院研究生院,北京100039
2. 中国科学院光电技术研究所,成都,610209 |
| |
| 基金项目： | 国家“863”计划资助项目 |
| |
| 摘 要： | 为了满足基于小波变换的高速信号实时处理的需求，在FPGA上实现更高速的5/3小波变换。采用静态时序分析的方法分析了当前5/3小波变换结构中影响速度的主要因素，并采用深度流水线技术切断原结构中存在的较长组合逻辑路径，从而提高了最高工作频率。使设计中仅增加少量寄存器开销便可获得原结构250％的速度，最高可实现每秒300M样本的数据吞吐量，可用于设计基于小波变换和FPGA的高速信号处理系统。
|
| 关 键 词： | 5/3小波 提升结构 静态时序分析 流水线技术 现场可编程门阵列 |
Deep -pipeline optimization for lifting architecture of 5/3 DWT |
| |
| XU Yong,XU Zhi -yong,ZHANG Qi -heng.Deep -pipeline optimization for lifting architecture of 5/3 DWT[J].Application Research of Computers,2010,27(3):975-976. |
| |
| Authors: | XU Yong XU Zhi -yong ZHANG Qi -heng |
| |
| Affiliation: | (1.Institute of Optics & Electronics, Chinese Academy of Sciences, Chengdu 610209, China; 2.Graduate School, Chinese Academy of Sciences, Beijing 100039, China) |
| |
| Abstract: | To realize higher speed 5/3 discrete wavelet transform(DWT) for the demands of real-time high speed signals processing based on DWT.This paper studied speed limit factors in current 5/3 DWT architecture by using static timing analysis,then redesigned the current architecture with pipeline technique to break through the over-long strict path.Experiment results indicate that at the price of increasing a few cost of registers,proposed 5/3 DWT architecture's maximum frequencies are speed up to 250% of original ... |
| |
| Keywords: | 5/3 DWT lifting architecture static timing analysis pipeline technique FPGA |
| 本文献已被 CNKI 万方数据 等数据库收录！ |
| 点击此处可从《计算机应用研究》浏览原始摘要信息 |
|
点击此处可从《计算机应用研究》下载全文 |
