摘 要: | 0623216高速Viterbi译码器的FPGA实现刊,中]/张健//电讯技术.—2006,46(3).—37-41(G)提出了一种高速Viterbi译码器的FPGA实现方案。该译码采用全并行结构的加比选模块和寄存器交换法以提高速度,并且利用大数判决准则和对译码器各个部分的优化设计,减少了硬件消耗。译码器的最高输出数据速率可以达到90Mbps。译码器的性能仿真和FPGA实现验证了该方案的可行性。参3 0623217特征3时椭圆曲线与函数域的DLP等价刊,中]/王佳昱//信息安全与通信保密.—2006,(6).—84-86(L)论文给出了特征等于3的有限域上,椭圆曲线的有理点群(除去这个点本身)与实二次函数域上的既约主理想之间的一一对应,从而使二者的离散对数问题(DLP)等价。参7
|