|
|||||
|
|
| 使用IP硬核设计芯片的可靠性考虑 | |
| 引用本文： | 湛伟.使用IP硬核设计芯片的可靠性考虑[J].电子测试,2007(4):84-85,89. |
| 作者姓名： | 湛伟 |
| 作者单位： | 绍兴光大芯业微电子有限公司,浙江,312300 |
| 摘 要： | IP硬核是SOC芯片的一部分,IP硬核的可靠性设计是否成功直接影响到该IP核的质量与应用.本文重点介绍了IP硬核的噪声干扰、电源、连线对IP核的影响,并提出了相应的解决方案、 |
| 关 键 词： | IP硬核 可靠性 噪声干扰 电源 SOC |
Reliability Considering of Ship Design Using IP Hard-Core |
|
| Zhan Wei.Reliability Considering of Ship Design Using IP Hard-Core[J].Electronic Test,2007(4):84-85,89. | |
| Authors: | Zhan Wei |
| Abstract: | |
| Keywords: | SOC |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ | |