| 一种高速RS码与LDPC级联码编码器设计及硬件实现 |
| |
| 引用本文： | 施展.一种高速RS码与LDPC级联码编码器设计及硬件实现[J].微电子学与计算机,2010,27(10). |
| |
| 作者姓名： | 施展 |
| |
| 作者单位： | 上海交通大学,微电子学院,上海,200240 |
| |
| 摘 要： | 提出了一种高速RS+QC-LDPC级联码编码器,介绍了这种级联码在FPGA平台上的实现方法,并对其性能进行了评估.重点介绍了RS+QC-LDPC级联码的各种优化技术,如基于二次扩展的QC-LDPC编码方法,采用交织技术,合理的搭配RS码和QC-LDPC码的码长、码率以达到最好的性能.经过优化,级联码编码器的吞吐量可以达到2.25G bit/ s以上.
|
| 关 键 词： | 级联码编码器 RS码 QC-LDPC码 |
Design and Implementation of a Fast RS and QC-LDPC Cascade Encoder |
| |
| SHI Zhan.Design and Implementation of a Fast RS and QC-LDPC Cascade Encoder[J].Microelectronics & Computer,2010,27(10). |
| |
| Authors: | SHI Zhan |
| |
| Abstract: | |
| |
| Keywords: | |
| 本文献已被 万方数据 等数据库收录！ |
|
