| 基于VHDL高级综合的条码阅读预处理器的FPGA设计 |
| |
| 引用本文： | 吴建国,金毅.基于VHDL高级综合的条码阅读预处理器的FPGA设计[J].计算机研究与发展,1998,35(2):155-160. |
| |
| 作者姓名： | 吴建国 金毅 |
| |
| 作者单位： | 北京理工大学ＡＳＩＣ研究所 |
| |
| 基金项目： | 国防科技预研基金,国家自然科学基金 |
| |
| 摘 要： | 文中定义了条码阅读处理器的功能，给出其ＶＨＤＬ语言的行为源描述，讨论了在ＶＨＤＬ高级综合系统ＨＬＳ／ＢＩＴ的支持下面向ＦＰＧＡ，从算法级行为描述开始，自顶向下地进行条码阅读预处理器的设计过程，从中可见，ＶＨＤＬ高级综合和ＦＰＧＡ的结合，是一种简化设计复杂度，提高设计时效的ＡＳＩＣ的简便方法。
|
| 关 键 词： | 预处理器 FPGA 条形码 阅读器 VHDL语言 |
FPGA DESIGN FOR A BAR CODE PREPROCESSOR BASED ON VHDL HIGH LEVEL SYNTHESIS |
| |
| Wu Jianguo,Jin Yi,and Liu Mingye.FPGA DESIGN FOR A BAR CODE PREPROCESSOR BASED ON VHDL HIGH LEVEL SYNTHESIS[J].Journal of Computer Research and Development,1998,35(2):155-160. |
| |
| Authors: | Wu Jianguo Jin Yi and Liu Mingye |
| |
| Abstract: | |
| |
| Keywords: | VHDL bar code preprocessor FPGA ASIC design |
| 本文献已被 CNKI 维普 等数据库收录！ |
