| 基于FPGA的内置并行CRC校验的UART |
| |
| 引用本文： | 张增波,陈仲林,肖刘. 基于FPGA的内置并行CRC校验的UART[J]. 自动化与仪表, 2013, 28(2) |
| |
| 作者姓名： | 张增波 陈仲林 肖刘 |
| |
| 作者单位： | 中科院研究生院中科院电子学研究所,北京,100190 |
| |
| 摘 要： | 基于串行异步收发器(UART)的通信中经常用到循环冗余校验(CRC),常见的CRC校验电路多为串行校验,校验所需时钟周期较多,基于查找表或输入矩阵转换的并行算法,需要存储余数表,占用大量的硬件资源.该文利用输入和校验多项式的逻辑关系,成功地将基于字节的并行CRC校验算法运用于UART控制器中,在Xilinx公司的可编程门阵列(FP GA)芯片上验证通过,可实现连续多个字节校验.校验一个bit需要1/8时钟周期,降低了校验所需时钟频率,提高了通信的效率,保证了通信的可靠性.
|
| 关 键 词： | 可编程门阵列 循环冗余校验 并行计算 同步校验 VHDL 串行异步收发器 |
Implementation of UART with Parallel CRC Based on FPGA |
| |
| ZHANG Zeng-bo , CHEN Zhong-lin , XIAO Liu. Implementation of UART with Parallel CRC Based on FPGA[J]. Automation and Instrumentation, 2013, 28(2) |
| |
| Authors: | ZHANG Zeng-bo CHEN Zhong-lin XIAO Liu |
| |
| Abstract: | |
| |
| Keywords: | |
| 本文献已被 万方数据 等数据库收录！ |
|
