一种低功耗16 bit逐次逼近型ADC的设计

设计了一种低功耗的16 bit 1 MSa/s逐次逼近型（SAR）模数转换器（ADC）。低功耗设计来源于电容阵列，其由3段子电容阵列构成，之间的桥接电容通过冗余电容和权重电容整数化。在电容阵列的切换过程中，通过将电容分裂来引入额外的参考电压。通过对量化噪声和热噪声的计算，可以精确地得出所需的电容数量为225个单位，相比于传统的电容阵列形式，可以节省99.93%的面积和99.5%的功耗。电路中使用一个2级预放大，并添加了具有自校零功能的动态锁存比较器，确保了高精度分辨率。在UMC 55 nm工艺下仿真，对512点的FFT仿真结果显示，ADC的整体信噪比（SNR）能够达到85.98 dB，有效位数（ENOB）能够达到13.884 1 bit，在电源电压为2.5 V的情况下，平均功耗为5.05 mW。