| 基于Verilog HDL的ADS8322转换控制器设计 |
| |
| 引用本文： | 李文桐,黄金,孙先松. 基于Verilog HDL的ADS8322转换控制器设计[J]. 电子质量, 2011, 0(12): 32-34 |
| |
| 作者姓名： | 李文桐 黄金 孙先松 |
| |
| 作者单位： | 长江大学电子信息学院,湖北荆州,434023 |
| |
| 基金项目： | 国家大学生创新计划项目 |
| |
| 摘 要： | 根据项目需求,采用Cyclone II系列EP2C8现场可编程逻辑门阵列（FPGA）作为控制核心,对16位高速模数转换芯片ADS8322进行控制,设计了一种基于Verilog硬件描述语言的ADS8322采样控制逻辑电路,该文详细阐明了ADS8322的特点和工作时序,采用有限状态机,实现了控制器电路的时序逻辑。同时给出采...
|
| 关 键 词： | 高速AD ADS8322 Verilog 采样控制器 QuartusII |
Design of ADS8322 Sampling Controller Based on Verilog HDL |
| |
| Li Wen-tong,Huang Jin,Sun Xian-song. Design of ADS8322 Sampling Controller Based on Verilog HDL[J]. Electronics Quality, 2011, 0(12): 32-34 |
| |
| Authors: | Li Wen-tong Huang Jin Sun Xian-song |
| |
| Affiliation: | (School of Electronic Information,Yangtze University,Hubei Jingzhou 434023) |
| |
| Abstract: | |
| |
| Keywords: | High-Speed A/D ADS8322 Verilog Sampling control Quartus Ⅱ |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
|
