卷积神经网络硬件加速的通用性设计 |
| |
引用本文: | 王玉雷,谢凯亮,陈思贇,胡杰,常胜.卷积神经网络硬件加速的通用性设计[J].计算机工程与科学,2023(4):577-581. |
| |
作者姓名: | 王玉雷 谢凯亮 陈思贇 胡杰 常胜 |
| |
作者单位: | 武汉大学物理科学与技术学院 |
| |
摘 要: | 随着人工智能的兴起,应用于各种场景的神经网络算法蓬勃发展。这使得以卷积神经网络为代表的各类算法的通用边缘部署加速设计成为了一大难题。对此,提出了基于数据相关性原理和Roofline模型的一般性和通用性设计准则,并据此对神经网络进行面向硬件加速的并行化设计。对卷积层、池化层和全连接层这3个最重要的部分进行了优化,基于优化后的模块可根据应用场景需求搭建各种卷积神经网络,从而实现通用性设计。以LeNet-5网络为对象,在XILINX ZC702和XILINX ZC706 FPGA平台上分别以MNIST测试集为基准验证,对各层优化后基于高层次综合构建的交互式识别系统,在XILINX ZC702平台上达到了95.09%的准确率和每幅图像4.1 ms的推理速度,在XILINX ZC706平台上达到了相同的准确率和每幅图像0.997 ms的推理速度,二者都具备了很高的处理速度。
|
关 键 词: | 神经网络 硬件加速 通用性设计 FPGA 高层次综合 Roofline 数据相关性 |
|
|