首页 | 本学科首页   官方微博 | 高级检索  
     

LVDS高速数据传输设计及其在SAR处理机中的应用
引用本文:黄寅,张卫杰,王秀坛,彭应宁.LVDS高速数据传输设计及其在SAR处理机中的应用[J].微计算机信息,2005(19).
作者姓名:黄寅  张卫杰  王秀坛  彭应宁
作者单位:北京清华大学电子工程系 100084硕士学位(黄寅),北京清华大学电子工程系 100084(张卫杰,王秀坛),北京清华大学电子工程系 100084(彭应宁)
基金项目:“十五”国防重点预研项目,编号不公开。
摘    要:针对LVDS高速数据传输,本文分析并比较了三种有效的传输方案。结合这些方案的特点和合成孔径雷达成像的需求,本文实现了使用高速时钟采样进行同步接收的LVDS传输方案。该方案有效地解决了在LVDS传输中时钟不连续,没有数传控制信号,和传输数据没有特定帧结构用于数据同步的问题。文中使用FPGA实现了该方案并完成了传输试验。结果表明,该传输系统在3m长的传输距离上可稳定地传输100MBps的数字信号。

关 键 词:合成孔径雷达  低电压差分传输  现场可编程门阵列  同步

LVDS High Speed Data Transmission Design with Application to SAR Processing System
Huang,Yin Zhang,Weijie Wang,Xiutan Peng,Yingning.LVDS High Speed Data Transmission Design with Application to SAR Processing System[J].Control & Automation,2005(19).
Authors:Huang  Yin Zhang  Weijie Wang  Xiutan Peng  Yingning
Affiliation:(Electronics Engineering Department,Tsinghua U-niversity,Beijing,China,100084)Huang,Yin Zhang,Weijie Wang,Xiutan Peng,Yingning
Abstract:Focusing on LVDS high speed data transmission, weanalyzed and compared three effective transmission schemes. Tocombine these schemes' properties with the need of synthesisaperture radar processing, a high speed clock sampling synchro-nization scheme is implemented. This implementation solves theproblem that there is no continuous sending clock, no datatransmission control signal and no specific data frame structurefor synchronization. A transmission experiments are also finishedvia FPGA based implementation. The results demonstrate thatwith a 3m- long cable, the transmission speed can stably achieve100MBps.
Keywords:Synthesis Aperture Radar  Low Voltage Differential Signaling  Field Programmable Gate Array  Synchronization  
本文献已被 CNKI 等数据库收录!
设为首页 | 免责声明 | 关于勤云 | 加入收藏

Copyright©北京勤云科技发展有限公司  京ICP备09084417号