| 时钟电路的电磁兼容性设计 |
| |
| 引用本文： | 彭德强. 时钟电路的电磁兼容性设计[J]. 舰船电子对抗, 2007, 30(3): 84-85,88 |
| |
| 作者姓名： | 彭德强 |
| |
| 作者单位： | 船舶重工集团公司723所,扬州,225001 |
| |
| 摘 要： | 对时钟电路设计中的3个主要问题：阻抗、传输延迟以及容性负载分别进行了阐述、分析与计算，得出了能够改善时钟电路电磁兼容性（EMC）的设计方法，并通过实践得以证实。
|
| 关 键 词： | 时钟电路 波阻抗 传输时延 印制线 |
| 文章编号： | CN32-1413（2007）03-0084-02 |
| 修稿时间： | 2006-12-23 |
EMC Design of Clock Circuit |
| |
| PENG De-qiang. EMC Design of Clock Circuit[J]. Shipboard Electronic Countermeasure, 2007, 30(3): 84-85,88 |
| |
| Authors: | PENG De-qiang |
| |
| Affiliation: | The 723 Institute of CSIC, Yangzhou 225001 ,China |
| |
| Abstract: | This paper describes,analyses and caculates the three main problems:impedance,transmission delay and capacity load in the clock circuit design,obtains the design methods to improve the electronmagnetic compatibility(EMC) of clock circuit,and confirms it through the practice. |
| |
| Keywords: | clock circuit wave impedance transmission delay printed line |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
|
