| DSP与外设芯片速度匹配的CPLD实现 |
| |
| 引用本文： | 马云峰,唐述宏,侯崇升. DSP与外设芯片速度匹配的CPLD实现[J]. 电工技术, 2008, 0(10) |
| |
| 作者姓名： | 马云峰 唐述宏 侯崇升 |
| |
| 作者单位： | 潍坊学院信息与控制工程学院,山东,潍坊,261061;潍坊学院信息与控制工程学院,山东,潍坊,261061;潍坊学院信息与控制工程学院,山东,潍坊,261061 |
| |
| 摘 要： | 在某些工业仪表与自动化装置中,数字信号处理器经常需要与不同速度的外设芯片进行接口.应用CPLD分别采用图形输入法和VHDL语言编程设计产生了等待信号,实现了DSP与外设芯片的速度匹配.
|
| 关 键 词： | 速度匹配 CPLD DSP 芯片 自动化装置 |
Implementation of Speed Match between DSP and Peripherat Chip Using CPLD |
| |
| Ma Yunfeng,Tang Shuhong,Hou Chongsheng. Implementation of Speed Match between DSP and Peripherat Chip Using CPLD[J]. Electric Engineering, 2008, 0(10) |
| |
| Authors: | Ma Yunfeng Tang Shuhong Hou Chongsheng |
| |
| Abstract: | |
| |
| Keywords: | CPLD DSP |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
|
