| 基于FPGA的算术逻辑单元设计 |
| |
| 引用本文： | 宋泽明,陈文楷.基于FPGA的算术逻辑单元设计[J].现代电子技术,2003,26(20):96-98. |
| |
| 作者姓名： | 宋泽明 陈文楷 |
| |
| 作者单位： | 北京工业大学,电子信息与控制工程学院,北京,100022 |
| |
| 摘 要： | 介绍了一种使用可编程逻辑器件FPGA和VHDL语言进行ALU设计的方法。并在加法器模块的设计中使用了超前进位的方法。使得所设计的ALU具有很好的稳定性和较高的速度。
|
| 关 键 词： | FPGA VHDL 算术逻辑单元 超前进位 |
| 文章编号： | 1004-373X(2003)20-096-03 |
| 修稿时间： | 2003年6月17日 |
Design of ALU Based on FPGA |
| |
| SONG Zeming,CHEN Wenkai.Design of ALU Based on FPGA[J].Modern Electronic Technique,2003,26(20):96-98. |
| |
| Authors: | SONG Zeming CHEN Wenkai |
| |
| Abstract: | This paper introduces a mothod of designing the ALU based on the programmable logic device FPGA and VHDL language.And the mothod of carry lookahead is used to design the adder module.Then,the ALU system have better stability and better speed. |
| |
| Keywords: | FPGA VHDL ALU carry lookahead |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
