| RISC结构的IP核验证与测试 |
| |
| 引用本文： | 金西,丁文祥,贠超. RISC结构的IP核验证与测试[J]. 半导体技术, 2003, 28(11): 32-35 |
| |
| 作者姓名： | 金西 丁文祥 贠超 |
| |
| 作者单位： | 中国科技大学物理系微电子教研室,安徽,合肥,230026 |
| |
| 摘 要： | 以一个8位的RISC体系的CPU核为例,介绍了如何将IC设计中的IPCore和FPGA两项技术结合起来,并给出了IP核模块的验证与测试的方法。
|
| 关 键 词： | RISC结构 IP核 验证与测试 |
| 文章编号： | 1003-353(2003)11-0032-04 |
Verification and testing of IP core with a RISC architecture inside |
| |
| JIN Xi,DING Wen-xiang,YUN Chao. Verification and testing of IP core with a RISC architecture inside[J]. Semiconductor Technology, 2003, 28(11): 32-35 |
| |
| Authors: | JIN Xi DING Wen-xiang YUN Chao |
| |
| Abstract: | |
| |
| Keywords: | RISC architecture IP core verification and testing |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
|
