| 可伸缩双有限域模加减器的研究与实现 |
| |
| 引用本文： | 张军,戴紫彬,孟强,秦帆.可伸缩双有限域模加减器的研究与实现[J].计算机工程,2010,36(8):158-160. |
| |
| 作者姓名： | 张军 戴紫彬 孟强 秦帆 |
| |
| 作者单位： | 1. 解放军信息工程大学电子技术学院,郑州,450004
2. 郑州大学体育学院,郑州,450044 |
| |
| 基金项目： | 国家“863”计划基金资助项目(2008AA01Z103) |
| |
| 摘 要： | 在改进通用模加减算法的基础上，实现一种结构优化的模加减器。采用基于字的模加减法统一硬件架构，使该设计具有良好的可扩展性，可以完成素数有限域GF(p)和二进制有限域GF(2m)上任意长度操作数的模加减法运算。该设计引入流水线结构，使其工作效率提高50%~80%，可以应用于各种高性能的椭圆曲线密码协处理器设计中。
|
| 关 键 词： | 可伸缩 模加减器 双有限域 |
| 修稿时间： | |
Research and Implementation of Scalable Modular Adder and Subtracter in Dual Galois Field |
| |
| ZHANG Jun,DAI Zi-bin,MENG Qiang,QIN Fan.Research and Implementation of Scalable Modular Adder and Subtracter in Dual Galois Field[J].Computer Engineering,2010,36(8):158-160. |
| |
| Authors: | ZHANG Jun DAI Zi-bin MENG Qiang QIN Fan |
| |
| Affiliation: | (1. Institute of Electronic Technology, PLA Information Engineering University, Zhengzhou 450004;2. Physical Education College, Zhengzhou University, Zhengzhou 450044) |
| |
| Abstract: | On basis of improving the modular addition and subtraction algorithm, a modular adder and subtracter with optimized structure is presented. With the adoption of multiple-word unified hardware architecture, the proposed modular adder and subtracter can handle operands of any size in both type of finite field GF(p) and GF(2m). Its performance is 50%~80% higher compared with previous work because of the optimization of the pipeline architecture. It is suitable to the high performance elliptic curve cryptography coprocessor. |
| |
| Keywords: | scalable modular adder and subtracter dual Galois Field(GF) |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
| 点击此处可从《计算机工程》浏览原始摘要信息 |
|
点击此处可从《计算机工程》下载全文 |
