|
|||||
|
|
| USB3.0链路层状态控制器的Verilog实现 | |
| 引用本文： | 赵宙,阴亚芳,张斌.USB3.0链路层状态控制器的Verilog实现[J].数字社区&智能家居,2014(2). |
| 作者姓名： | 赵宙 阴亚芳 张斌 |
| 作者单位： | 西安邮电大学; |
| 基金项目： | 2012年西安邮电大学青年教师科研基金面上资助项目基于光传输USB3.0接口模块研究(项目编号:ZL2012-08) |
| 摘 要： | 根据USB3.0协议,链路层控制器主要是对链路的初始化和配置,对主机和设备之间的数据交流建立链接和控制。该文详细介绍链路层状态控制器的基本原理以及利用Verilog HDL语言实现了状态控制器的描述,并通过了Modelsim仿真。 |
| 关 键 词： | USB . 状态控制器 仿真验证 |
| 本文献已被 CNKI 等数据库收录！ | |