|
|||||
|
|
| 基于LVDS的高速数据交换引擎IP核设计 | |
| 引用本文： | 闫博,曹辉,杨靓,周泉.基于LVDS的高速数据交换引擎IP核设计[J].微电子学与计算机,2014(8). |
| 作者姓名： | 闫博 曹辉 杨靓 周泉 |
| 作者单位： | 西安微电子技术研究所; |
| 摘 要： | 设计了一种基于LVDS的高速数据交换引擎IP核,并详细阐述了在FPGA上的实现原理和关键设计.该IP核能广泛适用于低速、高速FPGA中,测试结果表明,IP核的逻辑功能正确,可适应从spartan3A器件上时钟频率150MHz,300Mb/s数据传输速率(1位模式,4位模式下达到1.2Gb/s),到Virtex6器件上时钟频率500MHz,1Gb/s数据传输速率(1位模式,4位模式下达到4Gb/s). |
| 关 键 词： | 现场可编程门阵列 串行解串 同步处理 低压差分信号 双倍数据速率 |
| 本文献已被 CNKI 等数据库收录！ | |